PAT-NO:

JP406332583A

DOCUMENT-IDENTIFIER: JP 06332583 A

TITLE:

POWER CONTROLLER FOR DIGITAL ELECTRONIC EQUIPMENT,

PROCESSOR WITH THE POWER CONTROLLER, AND POWER MANAGEMENT

\ T

SYSTEM FOR DIGITAL ELECTRONIC EQUIPMENT WITH THE

PROCESSOR

PUBN-DATE:

December 2, 1994

INVENTOR-INFORMATION:

YOSHIDA, YUKIHIRO

ASSIGNEE-INFORMATION:

NAME SHARP CORP COUNTRY

N/A

APPL-NO:

JP05122976

APPL-DATE:

May 25, 1993

INT-CL (IPC): G06F001/26, G06F001/32 , G06F001/04

ABSTRACT:

PURPOSE: To control the power of a digital electronic equipment by a logic system means by providing a control means which decodes the encoded power management instruction and outputs a control signal based on the decoded power management instruction.

CONSTITUTION: A program storage section 11 outputs an instruction program written in a ROM 10 based on the micro order from a control instruction decoder 14. An address counter 12 accesses to the ROM 10 and a control instruction register 13 stores the instruction program written in the ROM 10. The control instruction decoder 14 decodes the instruction stored in the register 13 and outputs the micro order to an I/O controller and a register group 15. The register group 15 is provided with a register storing the instruction and data of power management to be given to the individual control part PR of the CPU and the instruction and data of power management which is given to the individual instruction control part PR for I/O controller.

COPYRIGHT: (C) 1994, JPO

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平6-332583

(43)公開日 平成6年(1994)12月2日


(51) Int.CL ⁵ G 0 6 F	1/26 1/32	識別記号	€	庁内整理番号	FΙ						技術表示箇所
	1/04	301		7165-5B 7165-5B 7165-5B 審査請求			1/00 iの数5	OL	334 332 (全 45	В	最終頁に続く
(21)出顧番号	•	特顧平 5-1229	76		(71) 日	人類出	0000050		^*		
(22)出顧日		平成5年(1993)	5月	25日	(72) 5	過明者	大阪府 古田	大阪市 学弘 大阪市	可倍野区		竹22番22号 竹22番22号 シ
					(74) f	人野(弁理士	川口	義雄	(St	1名)

(54) 【発明の名称】 デジタル電子機器用電力制御装置、該電力制御装置を備えた処理装置、及び該処理装置を備えた デジタル電子機器用電力管理システム

(57)【要約】

【目的】 システム全体の消費電力を低減でき、自由度 が高いデジタル電子機器用電力管理装置を提供する。

【構成】 符合化された電力マネージメント命令を復号 して記憶すると共に復号された電力マネージメント命令 に基づいて制御信号を出力する制御手段を備えている。



【特許請求の範囲】

【請求項1】 符合化された電力マネージメント命令を 復号して記憶すると共に当該復号された電力マネージメ ント命令に基づいて制御信号を出力する制御手段を備え ていることを特徴とするデジタル電子機器用電力制御装 置。

【請求項2】 電源を所定のモードに設定して当該設定されたモードに基づいて入出力を制御して消費電力を低減することを特徴とする請求項1に記載のデジタル電子機器用電力制御装置を備えた処理装置。

【請求項3】 請求項2に記載の処理装置の複数の電力を所定の方法により制御してシステム全体の消費電力を低減することを特徴とするデジタル電子機器用電力管理システム。

【請求項4】 外部に設けられたマイクロ・コンピュータにより電源またはクロック周波数を制御して電力消費を低減させることを特徴とする請求項1に記載のデジタル電子機器用電力制御装置を備えた処理装置。

【請求項5】 請求項1に記載のデジタル電子機器用電力制御装置が複数のプログラム命令を有しており、該デ 20 ジタル電子機器用電力制御装置がシステムを構成する中央処理装置及び各種入出力コントローラの全てまたは一部に備えられており、該デジタル電子機器用電力制御装置の該複数のプログラム命令に基づいて該中央処理装置及び該各種入出力コントローラの電力制御を行って該システムの電力消費を低減することを特徴とするデジタル電子機器用電力管理システム。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、デジタル電子機器に適 30 用できる電力制御装置、該電力制御装置を備えた処理装置、及び該処理装置を備えたデジタル電子機器用の電力管理システムに関する。

[0002]

【従来の技術】一般に、パーソナルコンピュータ等のデジタル電子機器では、大きさの小型化が進むと共に電池 駆動の要求が多く、消費電力を極めて小さくできるシステムの開発が盛んに研究されている。

【0003】特に、消費電力を極めて小さくするために、システムを構成している半導体デバイスの低消費電 40 力化という物理的手段で消費電力を下げるだけでなく、システム設計によって消費電力を減らすという論理的手段で消費電力を下げることができるシステムを構築することが重要になってきている。

【0004】通常、デジタル電子機器は、それぞれが固有のデータ処理機能の特性を有している中央処理装置(CPU)、各種入出力(I/O)コントローラ、及び記憶装置(メモリ、バッファ等)によってシステム構成されており、従来のデジタル電子機器用電力管理装置は、1つのパワーコントローラによりCPU を新しく

2 〇コントローラ、及び記憶装置への電力供給を制御する 集中パワーマネージメント方式を用いている。

[0005]

【発明が解決しようとする課題】しかしながら、上述した従来のデジタル電子機器用電力管理装置では、CPU や各種 I / Oコントローラの電力 (パワー)を個々に制御することができず、無駄な電力を消費してしまうという問題点があった。また、従来のデジタル電子機器用電力管理装置では、ハードウエアに依存する部分とそうでない部分とにモジュール分割されたオペレーティング・システム (OS)のプログラムを形成するベイシック・インプットアウトブット・システム (BIOS)によるパワーマネージメントサポートを用いているので自由度が低いという問題点があった。

【0006】本発明の第1の目的は、上記従来のデジタル電子機器用電力管理装置における問題点に鑑み、論理的システム手段によりデジタル電子機器の電力を制御できるデジタル電子機器用電力制御装置を提供することにある。

0 【0007】また、本発明の第2の目的は、電力を個々 に制御できる上記デジタル電子機器用電力制御装置を備 えたCPUや各種I/Oコントローラ等の処理装置を提 供することにある。

【0008】更に、本発明の第3の目的は、上記デジタル電子機器用電力制御装置を備えたデジタル電子機器を構成するCPUや各種I/Oコントローラの電力を個々に制御してシステム全体の消費電力を低減でき、自由度が高いデジタル電子機器用電力管理システムを提供することにある。

30 [0009]

【課題を解決するための手段】本発明の第1の目的は、 符合化された電力マネージメント命令を復号して記憶す ると共に復号された電力マネージメント命令に基づいて 制御信号を出力する制御手段を備えているデジタル電子 機器用電力制御装置によって達成される。

【0010】本発明の第2の目的は、電源を所定のモードに設定して設定されたモードに基づいて入出力を制御して消費電力を低減するデジタル電子機器用電力制御装置を備えた処理装置によって達成される。

40 【0011】本発明の第3の目的は、処理装置の複数の 電力を所定の方法により制御してシステム全体の消費電 力を低減するデジタル電子機器用電力管理システムによ って達成される。

【0012】本発明の処理装置は、外部に設けられたマイクロ・コンピュータにより電源またはクロック周波数を制御して電力消費を低減させるように構成されてもよい。

記憶装置(メモリ、バッファ等)によってシステム構成 【0013】本発明のデジタル電子機器用電力管理シスされており、従来のデジタル電子機器用電力管理装置 テムは、デジタル電子機器用電力制御装置が複数のプロは、1つのパワーコントローラによりCPU、各種I/ 50 グラム命令を有しており、デジタル電子機器用電力制御

装置がシステムを構成する中央処理装置及び各種入出力 コントローラの全てまたは一部に備えられており、デジ タル電子機器用電力制御装置の複数のプログラム命令に 基づいて中央処理装置及び各種入出力コントローラの電 力制御を行ってシステムの電力消費を低減するように構 成されてもよい。

[0014]

【作用】本発明のデジタル電子機器用電力制御装置で は、制御手段は符合化された電力マネージメント命令を 復号して記憶すると共に復号された電力マネージメント 10 命令に基づいて制御信号を出力する。

【0015】本発明のデジタル電子機器用電力制御装置 を備えた処理装置は、電源を所定のモードに設定して設 定されたモードに基づいて入出力を制御して消費電力を 低減する。

【0016】本発明のデジタル電子機器用電力管理シス テムは、処理装置の複数の電力を所定の方法により制御 してシステム全体の消費電力を低減する。

【0017】本発明の処理装置は、外部に設けられたマ イクロ・コンピュータにより電源またはクロック周波数 20 PRのプログラム記憶部11をROM10の代わりにAND を制御して電力消費を低減する。

【0018】本発明のデジタル電子機器用電力管理シス テムは、システムを構成する中央処理装置及び各種入出 カコントローラの全てまたは一部に備えられており、デ ジタル電子機器用電力制御装置の複数のプログラム命令 に基づいて中央処理装置及び各種入出力コントローラの 電力制御を行ってシステムの電力消費を低減する。

[0019]

【実施例】以下、図面を参照して本発明のデジタル電子 機器用電力制御装置、該デジタル電子機器用電力制御装 30 置を備えた処理装置、及び該処理装置の実施例を詳細に 説明する。

【0020】図1は、第1発明のデジタル電子機器用電 力制御装置の制御手段である個別制御部PRの一実施例 の構成を示すブロック図である。

【0021】図1の個別制御部PRは、リードオンリメ モリ (ROM) 10に書き込まれた命令を出力するプログ ラム記憶部11、プログラム記憶部11に接続されておりR OM10をアクセスするアドレスカウンタ12、プログラム 記憶部11に接続されておりROM10に書き込まれた命令 40 を記憶する制御命令レジスタ13、制御命令レジスタ13に 接続されており制御命令レジスタ13に記憶された命令を デコードして制御信号 (マイクロオーダ) を出力する制 御命令デコーダ14、制御命令デコーダ14に接続されてお りシステムの電源投入時にパワーマネージメントの命令 及びデータを記憶して処理するレジスタ・グループ15に よって構成されている。

【0022】制御命令デコーダ14及びレジスタ・グルー プ15は、個別制御部PRが接続される中央処理装置 (C PU) または各入出力(I/O) コントローラにそれぞ 50 スする。制御命令レジスタ13は、ROM10に書き込まれ

れ接続されている。制御命令デコーダ14は、CPUまた は各I/Oコントローラとデータの授受を行い、レジス タグループ15は、CPUまたは各 I /Oコントローラを 制御するためのマイクロオーダをCPUまたは各I/O コントローラに出力する。

4

【0023】個別制御部PRは、待避イベントや復帰イ ベントの割込によって、個別制御部PR、CPU及び各 I/Oコントローラの主従関係をスイッチするためのロ ジック及びパワーマネージメントの起動を検知するロジ ックを備えている。

【0024】電源投入時に個別制御部PRのコマンド・ レジスタやデータ・レジスタに入力されるパワーマネー ジメントの命令は、CPUや各I/Oコントローラの機 能に応じて異なるので、この命令を解読実行する個別制 御部PRのROM10には、それぞれ異なったプログラム が記憶されているので、例えば、CPUの個別制御部P Rを構成するプログラム記憶部11のプログラムと、PI **/Oの個別制御部PRを構成するプログラム記憶部11の** プログラムとは異なる。また、機能に応じて個別制御部 /ORゲートで構成してもよい。

【0025】個別制御部PRは、それが属する装置と一 体式に形成されてもよく、それが属する装置と着脱自在 に設けてもよい。

【0026】また、個別制御部PRを構成するプログラ ム記憶部11は、個別制御部PRと一体式に形成されても よく、個別制御部PRと着脱自在に設けてもよい。

【0027】更に、電源投入時にCPUが個別制御部P Rに知らせるパワーマネージメントの命令やデータは、 システムのアドレスバスやデータバスを通じて個別制御 部PRのレジスタグループ15を構成しているコマンド・ レジスタやデータ・レジスタ等に入力される。個別制御 部PRの命令は、通常のマイクロコンピュータと同様な 形式でありオペランドとオペレータから構成されている 機械語命令である。

【0028】マイクロオーダは、個別制御部PR内の各 レジスタの入出力ゲート、CPUや各I/Oコントロー ラのレジスタ並びにメモリ部の入出力ゲートを制御す る。

【0029】次に、個別制御部PRを構成する上記各構 成部分の動作を説明する。

【0030】プログラム記憶部11は、ROM10を含んで おりROM10に書き込まれた命令プログラムを制御命令 デコーダ14から出力されるマイクロオーダに基づいて出 力する。なお、上述したようにプログラム記憶部11は、 個別制御部PRの機能に応じてROMの変わりにAND /ORゲートにより構成されてもよいが、本実施例で は、ROMを用いた場合について説明する。

【0031】アドレスカウンタ12は、ROM10をアクセ

た命令のプログラムを記憶する。制御命令デコーダ14 は、制御命令レジスタ13に記憶された命令をデコードし て個別制御部PRが接続されたI/Oコントローラ(ま たはCPU) 及びレジスタ・グループ15にマイクロオー ダをそれぞれ出力する。レジスタグループ15はコマンド ・レジスタ、データ・レジスタ、ステイタス・レジス タ、コントロール・レジスタにより構成されており、そ れらのレジスタは、システムの電源投入時にCPUがC PU自体の個別制御部PRに与えるパワーマネージメン トの命令やデータ及びCPUが各I/Oコントローラの 10 個別制御部PRに与えるパワーマネージメントの命令や データを記憶しておくレジスタ、個別制御部PRがパワ ーマネージメントの命令を処理するのに必要なワーク用 レジスタ等に分類される。

【0032】図1の個別制御部PRはそれ自身で小規模 なマイクロコンピュータを形成しており、後述するよう に、デジタル電子機器を形成しておりそれぞれが固有の データ処理特性を有するCPUや各I/Oコントローラ 毎に個別制御部PRを設けることによって、CPUや各 I/Oコントローラを個別にパワーマネージメントでき 20 る分散パワーマネージメント・システム(以下、システ ムと称する)を構成する。

【0033】以下、システムにおける個別制御部PRの 動作、特にCPU及び各I/Oコントローラに接続され た個別制御部PRの動作を図2のフローチャートを参照 して説明する。

【0034】まず、電源を投入してシステムを初期化し (ステップS1)、CPUによりCPU及び各I/Oコ ントローラの個別制御部PRのレジスタにそれぞれの機 能に応じたパワーマネージメントの処理情報を予め格納 30 し(ステップS2)、初期化されたシステムがパワーマ ネージメントを必要するか否かを検出し(ステップS 3)、上記ステップS3の検出の結果、システムがパワ ーマネージメントを必要したときに (YESの場合) 、 各I/Oコントローラの個別制御部PRがそれぞれの機 能に応じてパワーマネージメントを既に実行しているか 否かを判別し (ステップS4)、上記ステップS4で、 まだ実行していないときは、各I/Oコントローラの個 別制御部PRにより各機能に応じてパワーマネージメン トを実行して各I/Oコントローラの電源を制御し(ス 40 テップS5)、上記ステップS4で、既に実行状態であ れば、各I/Oコントローラ毎に全てパワーマネージメ ントを実行し、それぞれが実行状態か否かを判別し(ス テップS6)、上記ステップS6でYESの場合には、 CPUや各I/Oコントローラを主(メイン)として稼 動させて通常の演算等の実行処理を行い(ステップS 7)、上記ステップS3で各I/Oコントローラ毎にパ ワーマネージメントを要しかつ各I/Oコントローラの 個別制御部PRがパワーマネージメントの実行時以外で あるか否かを判別し(ステップS8)、上記ステップS 50 によるシステムマネージメントによって開始される。ま

8でYESの場合には、各I/Oコントローラの個別制 御部PRのロジック(Logic)をメインとして稼動 させ、各 I / Oコントローラを従 (サブ) として稼動さ せて各I/〇コントローラを制御する(ステップS 9).

6

【0035】また、上記ステップS6でNOの場合に は、各I/〇コントローラを各機能に応じて異なる状態 (待機、待避、実行等の状態) に維持する (ステップS 10)。 一例として、フル・パワーが懸かっている状 態で待避を必要とするパワーマネージメントのイベント があったときにはCPUの個別制御部PRをメインとし て稼動させCPUをサブとして稼動させ、パワーマネー ジメントを個別制御部PRのロジックに基づいて実行し て直流 (DC) バイアスが懸かったタイミングに入り、 このタイミング中に、キーまたはタイマから復帰イベン トの入力があったときにはCPUをメインとして稼動さ せてシステムが復帰することを各I/Oコントローラに 知らせて実行状態に入り、CPUの個別制御部PRをサ ブとして稼動させる。

【0036】なお、図1の個別制御部PRは、フロッピ ディスクやハードディスクを使用しているシステムに対 しても同様にパワーマネージメントを実行できる。 【0037】図3は、図1の個別制御部PRを備えたシ ステムの一構成例を示すブロック図である。

【0038】図3のシステムは、ICカードや外部記憶 装置として、フラッシュメモリを使用しており、待避イ ベント、復帰イベント等によって電源をコントロールす るパワーコントロール部を備えている。

【0039】図3のシステムでは、各入出力(I/O) コントローラの実質的なパワーコントロールは、並列入 出力 (PI/O) コントローラのパワーコントロール出 力によって行なわれる。

【0040】図3のシステムでは、電源ラインは直列に 接続されているように示されているが、物理的にはCP Uや各 I / Oコントローラ毎に並列に接続されている。 また、図3のシステムでは、電源はメインメモリ20、I Cカード21、フラッシュメモリ22、V-RAM23等のメ モリにそれぞれ直列または並列に接続されている。更 に、 図3のシステムでは、総計11の個別制御部PR が設けられているので、これら個別制御部PRによっ て、DCバイアスモード (システムスタンバイ) にある ときを"1"、そうでないときを"0"と設定すること により、システムが2通りの状態をもつことができ、自 由度の高いパワーマネージメントシステムを実現でき る。また、個別制御部PRを用いた分散パワーマネージ メント方式では、ベイシック・インプット・アウトプッ ト・システム (BIOS) サポートも不要であり、全て の個別制御部PRのスタートアップは、システムの入出 力(I/O)トラップや種々の入出力(I/O)の割込

た、リアルタイムクロックの最優先の割込を除いて、待 避キー、復帰キー等のスペシャル・キーSK(後述す る)の割込をいつでも受付けることができる。

【0041】図4は、待避キー、復帰キー等のスペシャル・キーSKや電源スイッチにより電源がフルパワー及びDCバイアスに変化したときの電源の動作を示す。

【0042】この電源の動作は、CPUや各I/Oコントローラの状態により、時間的にそれぞれ異なっているが、システムの状態によっては、CPUや各I/Oコントローラもシステムの電源動作と同一になる場合がある。

【0043】図5は、システムの移り変りを示す状態図である。システムには各種の割込が発生するが、それぞれの割込に優先順位をつける。優先順位はシステムのアプリケーションによって異なるが、本実施例では次のように設定する。

[0044]

優先順位1 リアルタイムクロックイベント

優先順位2 スペシャル・キーSK入力 (特選/復帰key) イベント

優先順位3 タイマーイベント

優先順位4 通信イベント

優先順位5 メモリ転送 (DMA) イベント

優先順位6 その他(同順位)イベント

本実施例では多重割込はないものとするが、多重割込を 許すシステムでも、割込スタックレジスタを設けること により、個別制御部PRを用いた分散パワーマネージメ ント方式によるシステムを形成できる。

【0045】システムの状態には、電源投入時のシステムが初期化されるイニシャライズの状態、システムが演 30 算等を実行した後のディスプレイや入力待ちを示す待機 状態、システムがデータ処理中であることを示す実行状態及び上述した割込によって起る待避状態がある。

【0046】図5は、システムのイベントによる状態の変化を示す。

【0047】例えば、リアルタイムクロックは、最も優先度が高いが、時刻をいつでも表示するような場合、システムは常にリアルタイムクロックの割込要求を受付けて表示しなければならない。これは図5では復帰イベントに相当する。また、時刻が何時何分になればシステム 40を非動作に設定するような場合は、図5では待避イベントに相当する。

【0048】通信イベントでは、受信データの受信要求は、システムとは常に非同期に起り、割込優先度は高い方にもってくるのが普通であるが、データ長が決めにくいので1フレームの受信とする。完全な受信は、受信要求をシステムが出して行う。これは、図5では復帰イベントに相当する。

【0049】スペシャル・キーSKによる入力イベントは、システムの使用者が人為的に、システムを特徴状態 50

にしたり実行状態にしたりするキー入力イベントであり、図5では待避イベント、復帰イベントに相当する。 【0050】タイマ・イベントは、システムが特機状態 にあるとき、一定時間が経過すれば表示装置の表示を消すとか、システムを待避状態にするとか、待避状態から 待機状態にする時間的なイベントである。

【0051】上述したことは状態遷移の一例であり、システムのアプリケーションによって多様なイベントがある

10 【0052】システム全体及びシステムを構成するCP Uや各I/Oコントローラは、それぞれの個別制御部P Rにより、特避イベントがあれば図5に示す特選状態 (即ち、システムスタンバイ(DCバイアスモード)) を生み出すことができる。

【0053】以下、本実施例のシステムに用いられている電力コントロール回路、CPU、各 I/Oコントローラ、及び各メモリについて詳述する。

【0054】図6は、電力コントロール回路PCCの一構成例を示す。

20 【0055】図6の電力コントロール回路PCCは、2 つのトランジスタからなり、PI/Oのパワーコントロ ールポートから出力される信号A, Bが各トランジスタ のベース入力端子TA, TBにそれぞれ入力される。 【0056】なお、システムのアプリケーションによっ てトランジスタの数は変化する。また、トランジスタを 個々に用いてもよいし、トランジスタをIC化して用い

【0057】図7は、図6の電力コントロール回路PC Cを用いたシステムの一構成例を示す。

てもよい。

【0058】図7に示すように、図6の電力コントロール回路PCCは、CPUや各I/Oコントローラにそれぞれ個々に接続されており、PI/Oのパワーコントロールボートから出力されるフルパワーにするためのコントロール信号AとDCバイアス・レベルにするための信号Bが2つのトランジスタのベースにそれぞれ入力されて、CPUや各I/OコントローラをフルパワーまたはDCバイアスレベルに設定する。

【0059】パワーマネージメントによってCPUや各 I/Oコントローラの電源をスイッチングする電力コン トロール回路PCCは、Bi-CMOS技術によってパ ワーコントロール部内に集積回路化して内蔵させること ができる。

【0060】図8は、図6及び図7の具体的構成を示す。

【0061】外部に設けられたパワー・コントロールと PCCの端子Ai, Biとは、パワー・コントロールに 含まれているトランジスタ回路部によって接続されてお り、オン電流、オフ電流は端子Ai, Biとパワー・コ ントロールとの間を図8に示す方向にそれぞれ流れる。

0 【0062】図8に示すように、端子Ai, Biにはト

ランジスタがそれぞれ配置されており、各端子Ai, B iはパワー・コントロールに含まれているBi-CMO S集積回路に接続されている。

【0063】なお、図中、端子Ai, Biは図6の端子 A, Bにそれぞれ対応している。

【0064】図9及び図10は、個別制御部PRを有す る並列入出力 (PI/O) コントローラの一構成例を示 す。

【0065】図9に示すように、PI/Oコントローラ の個別制御部PRから出力されたマイクロ・オーダは、 PI/Oコントローラを構成する第1及び第2グループ ・コントロール、コマンド・レジスタ、第1~第4ポー トの各制御ゲートCGに入力される。

【0066】次に、図10のPI/Oコントローラの個 別制御部PRに含まれている各レジスタの動作を説明す る.

【0067】 コマンド・レジスタやデータ・レジスタに は、システムの電源投入時PI/Oの個別制御部PRが 実行するパワーマネージメントの命令やデータが後述す 入力されている。

【0068】ステイタス・レジスタには、個別制御部P Rがパワーマネージメントをしているステイタスの情報 が、個別制御部PR自体のコントロールによって入力さ れている。このステイタス情報は、パワーマネージメン トを行なっているか否かの情報、各モードの種別、及び 各モードの処理の実行ステイタスがコード化されてい る。

*【0069】コントロール・レジスタには、タイムアウ トの設定値やクロックダウン時の制御値等が入力されて いる。

10

【0070】PI/Oの個別制御部PRは、各ポートの コントロール、各レジスタの入出力のコントロールに使 われるマイクロオーダを出力する。更に、PI/Oの個 別制御部PRは、後述する直列入出力(SI/O)コン トローラやリアル・タイム・クロック (RTC) 等のシ ステムを構成するPI/O以外の構成部分の電源をコン 10 トロールするマイクロオーダをも出力する。

【0071】PI/Oコントローラは、CPUとバス接 続されてプリンタインターフェイス等に用いられ、プロ グラマブルにパラレルデータの入出力を行う。

【0072】図11は、PI/Oの状態の移り変りを示 す、

【0073】図11に示すように、PI/Oの状態は、 上述した図5のシステム全体の状態と同様であるが、時 間的に見ると異なる。

【0074】例えば、システムが実行状態にあってもプ る表1の各モードを実行処理するためにコード化されて 20 リント出力がないような状態であり、P I / Oは待機状 態にある。

> 【0075】次に、システムの中で、各状態におけるP I/Oの個別制御部PRが論理的に実行する物理的なパ ワーマネージメントの一例を表1に示す。 これはシステ ムのアプリケーションにより異なる。

[0076]

【表1】

表-1 P1/0のパワーマネージメントモード (例)

	イニシャ ラ イ ズ	待 概	奥行	符建	△:選 択
クロックダウン		0		 	
クロックストップ		Δ		0	
マシーンステートセーブ				0	
DCバイアスモード		Δ		0	 -
タイムアウト		0	-		
パワーオン	0	0	0		
パワーオフ				0	 -
ディスプレーパワーオフ				0	
バックライトパワーオフ	0		Δ		

* 印は物理的パワーオフでなく論理的パワーオフである。

【0077】ここで、表1の各項目を説明する。

【0078】クロックダウンは、PI/O内のクロック 周波数を複数段階設けて、周波数を下げる。クロックス トップは、PI/O内のクロックを停止させる。マシン ステートセーブは、PI/O内の状態を一時記憶する。 DCバイアスモードは、電源をコントロールしてPI/ Oの電源をDCバイアスレベルにする (PI/Oの個別 制御部PRが実行)。タイムアウトは、設定されたタイ ※ I / Oの個別制御部PRが実行)。ディスプレパワーオ フは、表示の電源をコントロールして遮断する。バック ライトパワーオフは、液晶表示 (LCD) のバックライ トの電源を遮断する等である。

【0079】図12及び図13は、個別制御部PRを有 する中央処理装置(CPU)の一構成例を示す。

【0080】図12に示すように、CPUの個別制御部 PRから出力されたマイクロ・オーダは、CPUを構成 マ値になればPI/OはDCバイアスモードに入る(P※50 するレジスタ/論理演算装置(ALU)制御部に入力さ

ns.

【0081】次に、図13に示すCPUの個別制御部P Rに含まれている各レジスタ(スタック・レジスタ及び ジェネラル・レジスタを除く) について説明する。

【0082】 コマンド・レジスタやデータ・レジスタに は、システムの電源投入時、CPUの個別制御部PRが 実行するパワーマネジメントの命令やデータが表2の各 モードを実行処理するためにコード化されて入力され

【0083】ステイタス・レジスタには、個別制御部P Rがパワーマネジメントをしているステイタスの情報が 個別制御部PR自体のコントロールによって入力されて いる。このステイタス情報は、パワーマネージメントを 実行しているか否かの情報、各モードの種別、及び各モ ードの処理の実行ステイタスがコード化されている。

【0084】 コントロール・レジスタには、タイムアウ トの設定値や、クロックダウン時の制御値が入力されて いる。CPUの個別制御部PRから入力されるマイクロ オーダーは、レジスタ・グループの入出力、その他をコ ントロールするために使われる。

【0085】電源をコントロールするときは、CPUの 個別制御部PRがPI/Oコントローラの個別制御部P* *Rに要求を出して電源がコントロールされる。

【0086】CPUは、システム全体のデータ処理を行 うために、固有の命令セット有しており、アドレスバ ス、データバス、コントロールバスを通して、演算命 令、レジスタ命令、アドレス制御命令、I/O制御命令 等を入出力してシステムをコントロールする。

12

【0087】図14は、CPUの状態の移り変りを示し ている。システム全体をコントロールするユニットであ ることから、図5のシステム全体の状態とほとんど同じ 10 であるが、時間的に見ると変化はやはり異なっている。 例えば、システムがモデムによる通信待ちのとき、CP Uは待機しているということもある。システムアプリケ ーションによっては、システム外部からのイベンや I/ 〇動作の起動を待っているときがある(即ち、待機して

【0088】次に、システムの中で各状態におけるCP Uの個別制御部PRが論理的に実行する物理的パワーマ ネジメントの一例を表2に示す。これは、システムアプ リケーションによって異なる。

20 [0089] 【表2】

表-2 CPUのパワーマネージメントモード (例)

	イニシャ ラ イ ズ	特機	実行	待避	△:速 択
クロックダウン		0			
クロックストップ		Δ		0	
マシーンステートセーブ				0	
DCパイアスモード		Δ		0	
タイムアウト		0			
パワーオン	0	0	0		
パワーオフ				0	
ディスプレーパワーオフ					
バックライトパワーオフ	0		Δ		

* 印は物理的パワーオフでなく論理的パワーオフである。

【0090】ここで、表2の各項目を説明する。

【0091】クロックダウンは、CPU内のクロック周 波数を複数段階に設定して周波数を下げる。クロックス トップは、CPU内のクロックを停止させる(例えば、 外部からのI/O待ちに相当する)。マシンステートセ 40 ーブは、CPU内の状態を一時記憶する。DCバイアス モードは、CPUの個別制御部PRが待避状態に入るこ とをPI/Oコントローラの個別制御部PRに知らせ て、電源をコントロールしCPUの電源をDCバイアス レベルにする。タイムアウトは、設定されたタイマ値に なれば、CPUの個別制御部PRがPI/Oコントロー ラの個別制御部PRに知らせて、CPUがDCバイアス モードに入る。ディスプレイパワーオフは、CPUの個 別制御部PRがP I/Oコントローラの個別制御部PR にディスプレイの電源をコントロールすることを要求し※50 ている各レジスタを説明する。

- ※て遮断する。バックライトパワーオフは、LCDの場 合、CPUの個別制御部PRがPI/Oコントローラの 個別制御部PRにバックライトの電源をコントロールす ることを要求して遮断する。
- 【0092】次に、図3に示されている各I/Oコント ローラの概略を説明する。

【0093】 これらの I/Oコントローラは、一般によ く知られているものであり、ここでは各 I /Oコントロ -ラ自体の構成や動作の説明を省略して、個別制御部P Rに関することについて説明する。なお、フラッシュ・ メモリがファイル・メモリとして使用されるようになれ ばフラッシュ・メモリ・コントローラ (FMC)が I/ Oコントローラとして絶対に必要である。

【0094】まず、SI/Oの個別制御部PRに含まれ

【0095】 コマンド・レジスタやデータ・レジスタに は、システムの電源投入時SI/Oの個別制御部PRが 実行するパワーマネージメントの命令やデータが後述す る表3の各モードを実行処理するためにコード化されて 入力されている。

【0096】ステイタス・レジスタには、個別制御部P Rがパワーマネージメントをしているステイタスの情報 が、個別制御部PRのコントロールによって入力されて いる。このステイタス情報は、パワーマネージメントを ード処理の実行ステイタスがコード化されている。

【0097】 コントロール・レジスタには、タイムアウ トの設定値やクロックダウン時の制御値が入力されてい る。SI/Oの個別制御部PRから入力されるマイクロ オーダは、各通信バッファのコントロール、各レジスタ の入出力コントロールに使われる。

【0098】また、電源は、SI/Oの個別制御部PR がPI/Oコントローラの個別制御部PRに要求を出し* * てコントロールされる。

【0099】SI/Oコントローラは、CPUのバスと 接続されており、主に通信コントロールに用いられ、プ ログラムによって同期や調歩同期のシリアル通信を行 Э.

14

【0100】SI/Oコントローラの状態は、上述した 図5のシステム全体の状態と同様であるが、時間的に見 ると異なる。

【0101】例えば、システムが実行状態であっても、 実行しているか否かの情報、各モードの種別、及び各モ 10 通信をしていないような状態では、S I /O コントロー ラは待機中ということもある。

> 【0102】次に、システムの中で、各状態におけるS I/Oコントローラの個別制御部PRが論理的に実行す る物理的なパワーマネージメントを一例を表3に示す。 これは、システムのアプリケーションによっても異な る。

[0103]

【表3】

表~3 SI/Oのパワーマネージメントモード (例)

	イニシャラ イ ズ	待換	夷 行	待避	△:通 択
クロックダウン		0	 		┼──
クロックストップ		Δ		. 0	┼
マシーンステートセーブ				0	
DCパイアスモード		Λ		0	-
タイムアウト		0	Δ		
パワーオン	0	0	0		
パワーオフ*			-	0	
ディスプレーペワーオフ				0	
パックライトパワーオフ	0				

■ 印は物理的パワーオフでなく論理的パワーオフである。

【0104】ここで、表3の各項目を説明する。

【0105】クロックダウンは、SI/〇コントローラ 内のクロック周波数を複数段階に設定して周波数を下げ る。クロックストップは、SI/Oコントローラ内のク ロックを停止させる。マシンステートセーブは、SI/ Oコントローラ内の状態を一時記憶する。 DCバイアス モードは、SI/Oコントローラが待避状態に入ること をSI/Oコントローラの個別制御部PRがPI/Oコ ントローラの個別制御部PRに知らせて電源をコントロ 40 ールし、SI/Oコントローラの電源をDCバイアス・ レベルにする。タイムアウトは、設定されたタイマ値に なれば、SI/Oコントローラの個別制御部PRがPI /Oコントローラの個別制御部PRに知らせて、SI/ OコントローラがDCバイアス・モードに入る。

【0106】通信では、相手と接続できないような通話 中等のように、実行中でもタイムアウトになるときがあ る。ディスプレイパワーオフは、SI/〇コントローラ の個別制御部PRがPI/Oコントローラの個別制御部

※して遮断する。バックライトパワーオフは、液晶表示 (LCD) の場合、SI/Oコントローラの個別制御部 PRがPI/Oコントローラの個別制御部PRにバック ライトの電源をコントロールすることを要求して遮断す る等である。

【0107】次に、リアル・タイム・クロック (RT C) コントローラの個別制御部PRに含まれる各レジス 夕について説明する。

【0108】 コマンド・レジスタやデータ・レジスタに は、システムの電源投入時、RTCコントローラの個別 制御部PRが実行するパワーマネージメントの命令やデ ータが後述する表4の各モードを実行処理するためにコ ード化されて入力されている。

【0109】スティタス・レジスタには、個別制御部P Rがパワーマネージメントをしているステイタスの情報 が、個別制御部PR自体のコントロールによって入力さ れている。このステイタス情報は、パワーマネージメン トを実行しているか否かの情報、各モードの種別、及び PRにディスプレの電源をコントロールすることを要求※50 各モードの処理の実行ステイタスがコード化されてい

1-52-5

る。

【0110】 コントロール・レジスタには、タイムアウ トの実時間設定値やクロックダウン時の制御値等が入力 されている。個別制御部PRからRTCコントローラに 入力されるマイクロオーダは、各レジスタの入出力コン トロールに使われる。

【0111】電源は、RTCコントローラの個別制御部 PRがPI/Oコントローラの個別制御部PRに要求を 出してコントロールされる。

フェイス (バス接続しないときもある) されるが、他の I/Oコントローラに比べると独立性が高く、一種の時 計なので主に時計として使われる。

【0113】時計は、時刻の初期設定後、システムがど んな状態にあっても動作しているが、RTCコントロー* * ラを構成するとき、時計を除く部分はシステムと同様な 状態の移り変りがある。即ち、時計機能だけのときには このような移り変りはない。

16

【0114】RTCコントローラの状態は、図5に示す システム全体の状態と同様であるが、時間に見ると変化 は異なる。例えば、システムが実行状態にあっても、実 時間の割込を出さないような状態、即ち時計を除き待機 しているということがある。

【0115】次に、システムの中で各状態におけるRT 【0112】RTCコントローラは、CPUとインター 10 Cコントローラの個別制御部PRが論理的に実行する物 理的なパワーマネージメントの一例を表4に示す。これ はシステムのアプリケーションによっても変る。但し、 時計は常に動作しているものとする。

[0116]

【表4】

表-4 RTCのパワーマネージメントモード (例)

	イニシャ ラ イ ズ	持機	実 行	待避	△;選択
クロックダウン		ō	 		
クロックストップ		Δ		(0)	
マシーンステートセーブ				0	
DCバイアスモード		Δ		0	
タイムアウト	1	0		<u> </u>	
パワーオン	0	0	0		
パワーオフ*				0	
ディスプレーパワーオフ				$-\overset{\circ}{\circ}$	
バックライトパワーオフ	0		Δ	_ <u> </u>	

* 印は物理的パワーオフでなく論理的パワーオフである。

【0117】ここで、表4の各項目を説明する。

【0118】クロックダウンは、時計のクロック(32.76 8KHZ) を除くRTCコントローラ内のクロック周波数を 複数段階に設定して周波数を下げる。クロックストップ は、時計のクロックを除いて、RTCコントローラ内の クロックを停止させる。マシンステートセーブは、RT Cコントローラ内の状態を一時記憶する。DCバイアス モードは、RTCコントローラが特選状態に入ることを RTCコントローラの個別制御部PRがPI/Oコント ローラの個別制御部PRに知らせて、電源をコントロー 40 モードを実行するためにコード化されて入力されてい ルしてRTCコントローラの電源をDCバイアスレベル にする。タイム・アウトは、設定された実時間になれ ば、RTCコントローラの個別制御部PRはPI/Oコ ントローラの個別制御部PRに知らせて、RTCコント ローラはDCバイアスモードに入る。 ディスプレイパワ ーオフは、設定された実時間になれば、RTCコントロ ーラの個別制御部PRがPI/Oコントローラの個別制 御部PRにディスプレイの電源をコントロールすること を要求して遮断する。バックライトオフは、LCDの場

※個別制御部PRがPI/Oコントローラの個別制御部P Rにバックライトの電源をコントロールすることを要求 して遮断する。

【0119】次に、カウンタタイマコントローラ (CT C)の個別制御部PRに含まれている各レジスタについ て説明する。

【0120】 コマンド・レジスタやデータ・レジスタに は、システムの電源投入時CTCの個別制御部PRが実 行するパワーマネージメントの命令やデータが表5の各 る。

【0121】ステイタス・レジスタには、個別制御部P Rがパワーマネージメントをしているステイタスの情報 が個別制御部PR自体のコントロールによって入力され ている。このステイタス情報は、パワーマネージメント を実行しているか否かの情報、各モードの種別、及び各 モード処理の実行ステイタスがコード化されている。

【0122】コントロール・レジスタには、カウンタ値 やクロックダウン時の制御値等が入力されている。CT 合、設定された実時間になれば、RTCコントローラの※50 Cに個別制御部PRから入力されるマイクロオーダは、

各レジスタの入出力コントロールや各カウンタの入出力コントロールに使われる。電源コントロールは、CTCの個別制御部PRがPI/Oコントローラの個別制御部PRに要求を出して行なわれる。

【0123】CTCは、CPUバスと接続されており、 システムのタイミング制御のための装置であり、ダイナ ミック・ランダム・アクセス・メモリ(D-RAM)の プログラマブルなリフレッシュカウンタとして使用される。

【0124】CTCの状態の移り変りを示している。C 10 TCの状態図は図5のシステム全体の状態と同様であるが、時間的に見ると異なる。 *

*【0125】例えば、システムが待機状態、特避状態に あっても、カウンタはシステムのタイミング制御のため に動作している。これらの状態では、D-RAMのリフ レッシュは、パワーマネージメントのため、クロックダ ウンして行なわれている場合に相当する。

18

【0126】次に、システムの中で、各状態におけるC TCの個別制御部PRが論理的に実行する物理的なパワ ーマネージメントの一例を表5に示す。これはシステム のアプリケーションによって異なる。

10 【0127】 【表5】

表-5 CTCのパワーマネージメントモード (例)

	イニシャ ラ イ ズ	待模	実 行	待避	△;選択
クロックダウン		0			
クロックストップ		Δ		(x)	<u> </u>
マシーンステートセーブ				0	
DCバイアスモード		×		×	
タイムアウト		0			 -
パワーオン	0	0	0		
パワーオフ				0	
ディスプレーパワーオフ				0	
バックライトパワーオフ	0		Δ		<u> </u>

‡ 印は物理的パワーオフでなく論理的パワーオフである。

【0128】ここで、表5の各項目を説明する。

【0129】クロックダウンは、CTC内のクロック周 波数を複数段階に設定してクロック周波数を下げる。D -RAMのリフレッシュは下げた周波数で行なわれる。 クロックストップは、D-RAMのリフレッシュカウン タを除いてCTC内のクロックを停止させる。 マシンス テートセーブは、CTC内の状態を一時記憶する。DC バイアスモードは、CTCではシステムのタイミング制 御を行うので、設定されない。タイムアウトは、CTC ではDCバイアスモードに入るのに対応しているタイム アウトは設定されないが、システムがタイム・アウト に入る場合 (例えば、待機時のタイム・アウト) は設定 される。ディスプレイパワーオフは、設定されたカウン ローラの個別制御部PRに要求を出してディスプレイ電 源を遮断する。バックライトオフは、LCDの場合、設 定されたカウンタ値になれば、CTCの個別制御部PR がPI/Oコントローラの個別制御部PRに要求を出し てバックライトの電源を遮断する。

【0130】続いて、インタラプト・コントローラ(I NTC)の個別制御部PRに含まれている各レジスタに ついて説明する。

【0131】 コマンド・レジスタやデータ・レジスタには、システムの電源投入時 I NTCが実行するパワーマ※50

※ネージメントの命令やデータが後述する表6の各モード を実行するためにコード化されて入力されている。

【0132】ステイタス・レジスタには、個別制御部P 80 Rがパワーマネージメントをしているステイタスの情報 が個別制御部PR自体のコントロールによって入力され ている。このステイタス情報は、パワーマネージメント が実行されているか否かの情報、各モードの種別、及び 各モードの処理の実行ステイタスがコード化されてい る

ではDCバイアスモードに入るのに対応しているタイム・アウトは設定されないが、システムがタイム・アウト ウン時の制御値やタイム・アウト時の制御値が入力され た入る場合 (例えば、待機時のタイム・アウト) は設定 される。ディスプレイパワーオフは、設定されたカウン クロオーダは、各レジスタの入出力コントロールに使わ タ値になればCTCの個別制御部PRはPI/Oコント 40 れる。電源コントロールは INTCの個別制御部PRが ローラの個別制御部PRに要求を出してディスプレイ電源を遮断する。バックライトオフは、LCDの場合、設 行なわれる。

【0134】INTCは、CPUとバス接続されており、プログラマブルな割込コントロールが可能なディバイスであり、優先順位が付けられた割込入力信号を処理して、その割込要求をCPUに知らせる。

【0135】INTCの状態の移り変りは、図5のシステム全体の状態と同様であるが、時間的に見ると変化は異なる。

【0136】例えば、システムが実行状態であっても I

NTCは特機中ということもあり、システムの割込があって動作するから割込がない限り待機している。

【0137】スペシャル・キーSKによる割込イベントは、ノン・マスカブルな割込であり上述したように種々の割込がある。

* NTCの個別制御部PRが論理的に実行する物理的なパワーマネージメントの一例を表6に示す。これは、システムのアプリケーションによって異なる。

20

【0139】 【表6】

【0138】次に、システムの中で、各状態における [*

表一6 INTCのパワーマネージメントモード (例)

	イニシャ ラ イ ズ	待機	実行	待避	△:選択
クロックダウン		0			
クロックストップ		Δ		0	+ -
マシーンステートセーブ			0	0	
DCパイアスモード		Δ		0	
タイムアウト		×	Δ		†
パワーオン	0	0	0		
パワーオフ*				0	
ディスプレーパワーオフ				0	
バックライトパワーオフ	0		Δ		

‡ 印は物理的パワーオフでなく論理的パワーオフである。

【0140】ここで、表6の各項目を説明する。

【0141】クロックダウンは、INTC内のロック周 波数を複数段階に設定して周波数を下げる。クロックス トップは、INTC内のクロックを停止させる。マシン ステートセーブは、INTC内の状態を一時記憶する。 DCバイアスモードは、システムの中で割込があったこ とをCPUの個別制御部PRに知らせるが、もし待避状 態に入るイベントであれば、INTCの個別制御部PR がPI/Oコントローラの個別制御部PRに知らせてD Cバイアスモードに入る。そうでなければCPUが割込 をもたないが、システムのタイムアウトによる割込を受 付けてCPUの個別制御部PRに知らせ、待避状態に入 るイベントであれば INTCの個別制御部PRがPI/ Oコントローラの個別制御部PRに知らせて、INTC がDCバイアスモードに入る。ディスプレイパワーオフ は、INTCの個別制御部PRがPI/Oコントローラ の個別制御部PRに表示の電源をコントロールすること を要求して遮断する。バックライトパワーオフは、LC Dの場合、INTCの個別制御部PRがPI/Oコント ロールすることを要求して遮断する。

【0142】次に、ダイレクト・メモリ・アクセス・コントローラ (DMAC) の個別制御部PRに含まれている各レジスタについて説明する。

【0143】コマンド・レジスタやデータ・レジスタには、システムの電源投入時、DMACが実行するパワーマネージメントの命令やデータが後述する表7の各モードを実行するためにコード化されて入力されている。

【0144】ステイタス・レジスタには、個別制御部P※

20% Rがパワーマネージメントをしているステイタス情報が 個別制御部PR自体のコントロールによって入力されて いる。このステイタス情報は、パワーマネージメントを 実行しているか否かの情報、各モードの種別、及び各モ ード処理の実行ステイタスがコード化されている。

DCバイアスモードは、システムの中で割込があったことをCPUの個別制御部PRに知らせるが、もし待避状態に入るイベントであれば、INTCの個別制御部PR がPI/Oコントローラの個別制御部PRに知らせてD Cバイアスモードに入る。そうでなければCPUが割込み処理を行う。タイムアウトは、INTCはタイマ機能 30 RがPI/Oコントローラの個別制御部PRに要求を出をもたないが、システムのタイムアウトによる割込を受 にて行なわれる。

【0146】DMACは、CPUとバス接続されており、CPUを介さないで、各メモリや各I/Oコントローラ(例えば、外部接続されているフラッシュメモリ)を直接アクセスできるコントローラであり、メモリ転送や外部記憶装置とのリード/ライトに用いられる。

の個別制御部PRに表示の電源をコントロールすること を要求して遮断する。バックライトパワーオフは、LC Dの場合、INTCの個別制御部PRがPI/Oコント ローラの個別制御部PRにバックライトの電源をコント 40 機中ということもある。システムにDMAの要求があっ ロールすることを要求して遮断する。 て、メモリ転送やI/Oデータの転送が行なわれるの で、DMA要求がない限り待機していることになる。

【0148】次に、システムの中で各状態におけるDM ACの個別制御部PRが論理的に実行する物理的なパワーマネージメントの一例を表7に示す。これは、システムアプリケーションによって異なる。

[0149]

【表7】

表-7 DMA Cのパワーマネージメントモード (例)

	イニシャ ラ イ ズ	待 機	実行	持避	△:選択
クロックダウン		Δ		 	
クロックストップ		0	-	0	 -
マシーンステートセーブ				0	
DCバイアスモード		Δ		0	
タイムアウト		×		<u>-</u> -	
パワーオン	0	0	0		
パワーオフ				0	
ディスプレーパワーオフ				0	
パックライトパワーオフ	0		Δ		<u> </u>

* 印は物理的パワーオフでなく論理的パワーオフである。

【0150】ここで、表7の各項目を説明する。

【0151】クロックダウンは、DMAC内のクロック 周波数を複数段階に設定して周波数を下げる。クロック ストップは、DMAC内のクロックを停止させる。マシ ンステートセーブは、DMAC内の状態を一時記憶す る。DCバイアスモードは、DMACが待避状態に入る ことを、個別制御部PRがPI/Oコントローラの個別 制御部PRに知らせて電源をコントロールし、DMAC の電源をDCバイアスモードにする。タイムアウトは、 DMACはタイマ機能をもたないが、システムの中でタ イマによる待避イベントがあれば、DMACの個別制御 部PRがPI/Oコントローラの個別制御部PRに知ら せてDMACはDCバイアスモードに入る。ディスプレ イパワーオフは、DMACの個別制御部PRがPI/O コントローラの個別制御部PRに表示の電源をコントロ ールすることを要求して遮断する。バックライトパワー 30 オフは、LCDの場合、DMACの個別制御部PRがP I/Oコントローラの個別制御部PRにバックライトの 電源をコントロールすることを要求して遮断する。

【0152】次に、フラッシュ・メモリ・コントローラ (FMC)の個別制御部PRに含まれているの各レジス 夕について説明する。

【0153】FMCがコントロールするフラッシュメモリは、動作中は、電力消費があっても、非動作時は全く電力が消費もなく、電源を供給しなくても記憶されているデータは保持されるので、メモリに対しては、いつで40もパワーを遮断することができる(非動作時は物理的な遮断ができる)。後述する表8の各モードに加えて、フラッシュ・メモリ・パワーオフのモードがある。このコントロールは、FMCの個別制御部PRが非動作時であることを、ステイタス・レジスタによって知ることができるので、FMCの個別制御部PRがPI/Oコントローラの個別制御部PRに知らせて外部記憶装置(エクスターナル・メモリ)の電源を遮断することができる。

【0154】コマンド・レジスタやデータ・レジスタに*

*は、システムの電源投入時、FMCが実行するパワーマ ネジメントの命令やデータが表8の各モードを実行する ためにコード化されて入力されている。

【0155】ステイタス・レジスタには、個別制御部P Rがパワーマネージメントをしているステイタス情報が 個別制御部PR自体のコントロールによって入力されて いる。このステイタス情報は、パワーマネジメントを実 行しているか否かの情報、各モードの種別、及び各モー ド処理の実行ステイタスがコード化されている。

【0156】コントロール・レジスタには、クロックダウン時の制御値が入力されている。FMCの個別制御部PRから入力されるマイクロオーダーは、FMCの各レジスタの入出力をコントロールするために使われる。

【0157】電源のコントロールはFMCの個別制御部PRがPI/Oコントローラの個別制御部PRに要求を出して行なわれる。

【0158】FMCは、CPUとバス接続されており、バイト単位の転送やワード単位の他、ブロック単位(例えば512B)の転送を行い、外部メモリに対してデータ・コントロールのリードやライト・コントロールを行う。また、外部メモリをファイルとして扱うファイルコントローラでもある。

【0159】FMCの状態の移り変りは、図5のシステム全体の状態と同様であるが、時間的に見ると変化は異なる。例えば、システムが実行状態であっても、FMCは特機中ということもある。システムが外部メモリに対して、リード要求やライト要求を出して、外部メモリからデータをリードしたり、外部メモリヘライトするので、リードやライト要求がない限り特機状態になる。

【0160】次に、システムの中で、各状態におけるFMCの個別制御部PRが論理的に実行する物理的なパワーマネージメントの一例を表8に示す。これは、システムアプリケーションによって異なる。

[0161]

【表8】

表-8 FMCのパワーマネージメントモード(例)

·	イニシャ ラ イ ズ	持機	実行	待避	△:速 択
クロックダウン		Δ			
クロックストップ		0		0	
マシーンステートセーブ				0	
DCパイアスモード		Δ		0	
タイムアウト		×			
パワーオン	0	0	0		
パワーオフ*				0	
ディスプレーパワーオフ				0	
バックライトパワーオフ	0		Δ		

‡ 印は物理的パワーオフでなく論理的パワーオフである。

【0162】ここで、表8の各項目を説明する。

【0163】 クロックダウンは、FMC内のクロック周 波数を複数段階に設定して、周波数を下げる。クロック ストップは、FMC内のクロックを停止させる。マシン ステートセーブは、FMC内の状態を一時記憶する。D Cバイアスモードは、FMCが待避状態に入ることを、 個別制御部PRがPI/Oコントローラの個別制御部P 20 トロールを行うコントローラである。 Rに知らせて、電源をコントロールし、FMCの電源を DCバイアスモードにする。タイムアウトは、FMCで はタイマ機能をもたないが、システムの中でタイマによ る待避イベントがあれば、FMCの個別制御部PRがP I/Oコントローラの個別制御部PRに知らせてFMC がDCバイアスモードに入る。ディスプレイパワーオフ は、FMCの個別制御部PRがPI/Oコントローラの 個別制御部PRに表示の電源をコントロールすることを 要求して遮断する。バックライトパワーオフは、LCD ラの個別制御部PRにバックライトの電源をコントロー ルすることを要求して遮断する。

【0164】続いて、ビテオ・データ・コントローラ (VDC)の個別制御部PRに含まれている各レジスタ について説明する。

【0165】 コマンド・レジスタやデータ・レジスタに は、電源投入時、VDCが実行するパワーマネジメント の命令やデータが表9の各モードを実行するためにコー ド化されて入力されている。

Rがパワーマネージメントをしているステイタス情報 が、個別制御部PR自体のコントロールによって入力さ れている。このステイタス情報は、パワーマネジメント を実行しているか否かの情報、各モードの種別、及び各 モード処理の実行ステイタスがコード化されている。

【0167】コントロール・レジスタには、クロックダ ウン時の制御値が入力されている。VDCの個別制御部 PRから入力されるマイクロオーダーは、描画アドレス 制御部や表示アドレス制御部、ビデオデータ制御部等の 入出力(I/O) コントロールに使われる。

*【0168】電源のコントロールは、VDCの個別制御 部PRがP I / Oコントローラの個別制御部PRに要求 を出して行なわれる。

【0169】 VDCは、CPUとバス接続されており、 描画タイミングの選択、直線や円弧、四辺形、文字等の 描画やスクロール、自動カーソル等ビデオデータのコン

【0170】更に、ローカルバスには、ビデオ・ラム (以下、V-RAMと称する) がビディオデータの表示 のために接続されるが、V-RAMのビットデータをコ ントロールするものである。このV-RAMには、D-RAMが使われるときもあるので、D-RAMのリフレ ッシュ機能を有する。

【0171】D-RAMの変わりに、リフレッシュが不 要な疑自己リフレッシュ・ラム (疑似S-RAM)を用 いてもよい。

の場合、FMCの個別制御部PRがPI/Oコントロー 30 【0172】VDCは、CRTとインターフェイスされ るか、またはリキッド・クリスタル・ディスプレイ・コ ントローラ (以下、LCDCと称する) としても使用さ れる。この場合、LCDフラットディスプレイに接続さ れるので、LCD表示用データインタフェイスコンバー タを含んだコントローラになるが、ビディオデータのコ ントロール機能は同一であり、VDCのパワーマネジメ ントの説明で充分であるので説明を省略する。

【0173】VDCの状態の移り変りは、図5のシステ ム全体の状態と同様であるが、時間的に見ると異なって 【0166】ステイタス・レジスタには、個別制御部P 40 いる。例えば、システムが実行状態にあっても、VDC は待機しているということもある。システムがデータ処 理(作表演算やファイルアクセス等)中であっても、V DCは、非動作でよく、データ処理の終了後にVDCは 動作を始めればよいので、待機していることがある。

> 【0174】次に、システムの中で、各状態におけるV DCの個別制御部PRが論理的に実行する物理的なパワ ーマネジメントの一例を表9に示す。これは、システム アプリケーションによって異なる。

[0175]

*50 【表9】

表-9 VDCのパワーマネージメントモード (M)

	イニシャ ラ イ ズ	待 機	奥行	持避	△;選択
クロックダウン		Δ	 -	 	
クロックストップ		×		(0)	
マシーンステートセーブ			† — —	0	
DCパイアスモード		Δ		0	
タイムアウト			 		
パワーオン	0	0	0		
パワーオフ		- -	 	0	
ディスプレーパワーオフ			 		
バックライトパワーオフ	0		Δ		

‡ 印は物理的パワーオフでなく論理的パワーオフである。

【0176】ここで、表9の各項目を説明する。

【0177】クロックダウンは、VDC内のクロック周 波数を複数段階に設定して周波数を下げる。

【0178】 クロックストップは、 VD C内のクロック を停止させる。但し、V-RAMにD-RAMが使われ ているときはこのモードはない。S-RAMや疑似S-20 RAMが使用されているときはクロックを停止させるこ とができる。

【0179】マシンステートセーブは、VDC内の状態 を一時記憶する。

【0180】DCバイアスモードは、VDCの個別制御 部PRが待避状態に入ることをPI/Oコントローラの 個別制御部PRに知らせて電源をコントロールし、VD Cの電源をDCバイアスレベルにする。

【0181】タイムアウトは、VDCではタイマ機能を があれば、VDCの個別制御部PRがPI/Oコントロ ーラの個別制御部PRに知らせてVDCがDCバイアス モードに入る。

【0182】 ディスプレイパワーオフは、VDCの個別 制御部PRがPI/Oコントローラの個別制御部PRに 表示の電源をコントロールすることを要求して遮断す る。

【0183】バックライトパワーオフは、LCDの場 合、VDCの個別制御部PRがPI/Oコントローラの 個別制御部PRにバックライトの電源をコントロールす 40 ることを要求して遮断する。

【0184】次に、個別制御部PRを有するキーボード ·コントローラ (KBC (SI/O (II)))の個別制 御部PRに含まれている各レジスタについて説明する。

【0185】 コマンド・レジスタやデータ・レジスタに は、システムの電源投入時、KBCの個別制御部PRが 実行するパワーマネージメントの命令やデータが表10 の各モードを実行処理するためにコード化されて入力さ れている。

【0186】ステイタス・レジスタには、個別制御部P*50

* Rがパワーマネージメントをしているステイタス情報が 個別制御部PR自体のコントロールによって入力されて いる。このステイタス情報は、パワーマネージメントを 実行しているか否かの情報や各モードの種別や各モード の処理の実行ステイタスがコード化されている。

【0187】 コントロール・レジスタには、クロックダ ウン時の制御値が入力されている。KBCに入力される マイクロオーダは、レジスタグループの入出力やその他 をコントロールするために使われる。

【0188】電源をコントロールするときは、KBCの 個別制御部PRがSI/O(II)の個別制御部PRを通し てPI/Oコントローラの個別制御部PRに要求を出し て電源がコントロールされる。

【0189】SI/O(II)は、常にKBCに同期して、 シリアルにインターフェイスし、システムのキー入力を もたないが、システムの中でタイマによる待避イベント 30 知らせ、キー入力処理を行う。また、SI/O(II)の個 別制御部PRは、KBCの個別制御部PRのもとでコン トロールされて表10の各モードを実行する。

> 【0190】 KBCは、 図3に示すようにバスと接続さ れないで、独立している非同期に入力されるキー・ボー ドの信号をシステムに同期させ、文字/記号、数値キー 等コード化するコントローラであり、マイクロコンピュ ータ・ユニットが使われることが多い。これは、ROM やRAM、I/Oポートを内蔵している。 図3のシステ ム例では、KBCにもう一方のSI/O(II)が接続され ているが、KBCと同一の状態の移り変りをする。KB Cからのシリアル信号をシステムとシリアルにインター フェイスする。

【0191】KBCの状態の移り変りは、図5のシステ ム全体の状態と同じであるが、他の I /Oコントローラ を含むシステムとは、時間的に見ると変化は全く異な る。例えば、システムが実行状態にあっても、KBCは 待機している時間がほとんどである。 連続的なキー入力 のときには、比較的多くKBCはシステムをアクセスす

【0192】しかし、割込優先度の高いキー入力があれ

ば、システムは常にこのキー入力を受付け(但し、リア ル・タイム・クロックを除く)、待避イベントであれば 待避へ、復帰イベントであれば復帰へとシステムの状態 が遷移する。

【0193】次に、システムの中で各状態におけるKB Cの個別制御部PRが論理的に実行する物理的パワーマ* * ネジメントの一例を表 10に示す。 これは、 システムア プリケーションによって異なる。SI/O(II)もKBC と同じである。

28

[0194]

【表10】

表-10 KBC (SI/OII) のパワーマネージメントモード (例)

•	イニシャ ラ イ ズ	待機	実 行	待避	△;這 択
クロックダウン		0		Δ	
クロックストップ		Δ		0	
マシーンステートセーブ				0	
DCパイアスモード		×			
タイムアウト		×			
パワーオン	0	0	0		
パワーオフ				x	_
ディスプレーパワーオフ				<u> </u>	
バックライトパワーオフ	0				

‡ 印は物理的パワーオフでなく論理的パワーオフである。

【0195】ここで、表10の各項目を説明する。

【0196】 クロックダウンは、 KBC内のクロック周 波数を複数段階に設定してクロック周波数を下げる。ク ロックストップは、KBC内のクロックを停止させる。 マシンステートセーブは、KBC内の状態を一時記憶さ せる。DCバイアスモードは、KBCでは、DCバスア スモードは設定しない。なぜならば、キー入力は非同期 入力であり、キー入力があったことをシステムに知らせ なければならず、特にスペシャル・キーSKを常に受付 けなければならない。しかしシステムアプリケーション によっては特機状態でのみキー入力を受け付けるシステ 30 ードは設定しない。 ムもあるので、このような場合はDCバイアスモードが 設定できる。タイムアウトは、KBCでは、このモード を設定しない。なぜならば、非同期入力であるためにキ −入力があったことを処理しなければならない。しか。 し、一定時間 (実用的には分単位) 経過すれば、他の I /Oコントローラの個別制御部PRがタイムアウトの要 求を出してタイムアウトになることがある。ディスプレ イパワーオフは、KBCの個別制御部PRが、PI/O コントローラの個別制御部PRに表示の電源をコントロ ールすることを要求して遮断する。バックライトパワー 40 RAM、疑似S-RAMがあるが、ICメモリカードは オフは、LCDの場合、KBCの個別制御部PRが、P I/Oコントローラの個別制御部PRにバックライトの 電源をコントロールすることを要求して遮断する。

【0197】次に、各メモリについて説明する。

【0198】システムのメインメモリにはD-RAMが 主として使用されるが、S-RAMはその低消費電力性 やスタティックなデータ記憶ができることからシステム 規模に応じて多く使用され得る。

【0199】D-RAMをメインメモリとして使用する システムでは、その特性上、一定時間内のリフレッシュ※50

20%を常に伴うことからDCバイアスモードは存在しない が、CTCによるクロックダウンのパワーマネジメント は存在する。

【0200】他方、S-RAMは、その特性によってス タティックなデータ保持ができることからDCバイアイ モードをもつことができる。 即ち、PI/Oコントロー ラが待避状態に入ったとき、PI/OのPRが、S-R AM (メインメモリ) の電源をコントロールして、DC バイアスモードにする。疑似S-RAMは、セルフ・リ フレッシュなので、D-RAMと同様にDCバイアイモ

【0201】 I Cメモリカードは、多様なメモリが使わ れる部分である。大きくは、ROMとRAMである。M -RAMも、EP-ROMもE2 PROMその他のRO Mも全てROMとして扱う。

【0202】ROMは、メモリの電源を遮断してもデー タを保持するのでDCバイアスモードが存在し物理的に もパワーオフができるのでパワーオフモードが存在す

【0203】他方、RAMの場合は、D-RAM、S-着装、脱着して使用されるので、D-RAMは実用上、 ICメモリカードとしての使用に難点がある。メインメ モリで説明したことから、S-RAMによるICメモリ カードは、DCバイアスモードをもつことができ、PI /Oコントローラの個別制御部PRが電源コントロール する。疑似S-RAMの場合は、セルフ・リフレッシュ をもっているので脱着してもフルパワーにしておけば、 データ保持ができるがDCバイアスモードは設定しな い。D-RAMと同様に実用的にも難点がある。

【0204】大規模な大規模集積回路(LSI)化技術

ワー・コントロールするためのロジック・ブロックが追

が進み、システムが1つのチップに集積された場合にお いても、CPUや他のI/Oコントローラは、このパワ -マネージメントシステムによって、CPUや個別のI /Oコントローラの電源を制御するように構成できる。 【0205】大規模LSI化技術によって、将来、図3 のようなシステムが1つのチップに集積された場合や、 もっと進んでウエファー・スケール・インテグレーショ ン技術により、システムが集積された場合、システムの 低消費電力化がますます重要になってくる。このとき、 システムはシリコンの上に集積されるが、上述した本発 10 明の分散パワー・マネージメント・システムによって、 CPUや個別の I/Oコントローラ、その他のメモリの 電源を制御できるので、シリコン上の消費電力をシリコ ン全体に分散させることができる。即ち、安定したシス テムの動作や大規模LSIの安定性や量産性を確保する ことができる。

【0206】また、半導体の周波数は、駆動電圧に依存 するという特性を有しており、駆動電圧を高くすると動 作周波数を高くすることができ、駆動電圧を低くすると 動作周波数を低くすることができる。上述した本発明の 20 は図17に示すようになる。 分散パワー・マネージメント・システムは、電源をコン トロールして駆動電圧をスイッチングしているので、フ ル・パワー・モードとDCバイアス・モードをもつこと ができる。このことは、低消費電力化を実現させると共 に、システムの動作、非動作によって処理速度の上昇と 下降を制御してシステム全体の処理速度を落すことがな いように制御することが可能になる。即ち、システムの 動作中は処理速度を上げ、非動作中は処理速度を下げる 制御も可能になる。

ロールのブロック図に対応したパワー制御の信号波形と 制御信号A、Bによってスイッチングされる電源の動き を示すタイミング・チャートである。

【0208】即ち、図15は、外部のパワー・コントロ -ル部 (即ち、P I /Oのパワー・コントロール・ポー トからの入出力信号によって、制御信号A、Bを合成さ せる)を通してCPUやI/Oコントローラのそれぞれ の電源をコントロールする制御信号A、Bの波形例を示 している。

【0209】なお、制御信号A, Bの波形はCPUやそ 40 れぞれの I/Oコントローラの機能的な特性やシステム によって異なる.

【0210】図16は、本発明のパワー・コントロール の第2実施例の構成を示すブロック図である。

【0211】図16の個別制御部PRは、個別制御部P R自体でも電源をコントロールできるように構成されて いる。

【0212】図16の個別制御部PRは、図1に示す本 発明のパワー・コントロールの第1実施例に対して、パ 加されている。

30

【0213】追加されたロジック・ブロックは、制御ゲ ート16、及び制御ゲート16に接続されたフリップ・フロ ップ17によって構成されている。

【0214】上記ロジック・ブロックでは、制御ゲート 16はマイクロ・オーダ及びデータ・レジスタの出力ビッ トであるパワー・コントロール・ビットの出力信号をそ れぞれ入力し、フリップ・フロップ17は制御ゲート16の 出力に基づいてオン状態またはオフ状態を形成して、こ のオン状態またはオフ状態に基づいてPCCへの入力信 号Ai, Biを出力する。

【0215】図17は、このときのパワー制御の信号波 形である制御信号A、制御信号Bを示すタイミング・チ ャートである。図17は、更に、制御信号A,制御信号 Bによって制御される電源の動きも示している。

【0216】制御信号Aは、個別制御部PR自体でコン トロールされるので、スタンパイ・モードに入るときは 電源が-V´ccにスイッチングされるため、信号レベル

【0217】また、制御信号Bは、フル・パワー・モー ドでは電源が-Vccにスイッチングされるため、図17 に示すようになる。

【0218】即ち、スタンバイ・モードにする信号が制 御信号Bであり、フル・パワー・モードにする信号が制 御信号Aである。

【0219】図18は、個別制御部PR自体でパワー制 御を行うときのブロック図を示している。なお、制御信 号A, 制御信号Bの波形は、CPUやそれぞれのI/O 【0207】図15は、図7に示されたパワー・コント 30 コントローラの機能的な特性やシステムによって異な る.

> 【0220】図19は、図18のCPUに関する構成を 詳細に示す図である。

> 【0221】図19に示すように、CPUは、個別制御 部PRと、個別制御部PRに接続されていると共にPC Cにも接続されているトランジスタ回路部を備えてい る。また、図19には、オン電流、オフ電流はトランジ スタ回路部とPCCの端子Ai、Biとの間を流れを示 している。

【0222】図19に示すように、CPUや他のI/O コントローラにはBi-CMOSが含まれており、Bi -CMOSはPCCの各端子Ai, Biに接続されてい ると共に、CPUや他のI/Oコントローラに含まれて いる個別制御部PRに接続されている。

【0223】表11は、図1のコマンド・レジスタによ るパワー・マネージメント命令を示す。

[0224]

【表11】

PI/O の個別制物部PRが実行可能なパワー・マネージメント命令

命令の名称	命令の説明	略称		71/0
クロック・ダウン	CR2の1ピット目	CR2 (1)	1	0
クロック ・コントロール	CR2の2ピット目	CR2 (2)	1	0
タイム・アウト	CR2の3ピット目	CR2 (3)	0	×
未定義 (定義可能)	CR2の4ピット目	CR2 (4)	0	0
DCパイアス・モード	CR2の5ピット目	CR2 (5)	1	0
パワー・オフ	CR2の6ピット目	CR2 (6)	1	0
ディスプレイ - ペワー・オフ	CR2の7ビット目	CR2 (7)	1	0
パックライト・ パワー・オフ	CR2の8ピット目	CR2 (8)	1	0
パワー・オン	CR1の1ピット目	CR1 (1)	0	0
スピード・ダウン	CR1の2ピット目	CR1 (2)	1	0
スピード・フル	CR1@3ピット目	CR1 (3)	1	0
	CR1の4ピット目	CR1 (4)	0	×
宋定魏 (定義可能)	CR1の5ピット目	CR1 (5)	0	×
	CR1の6ピット日	CR1 (6)	0	×
	CR 1の7ピット目	CR1 (7)	0	×
	CR1の8ピット目	CR1 (8)	0	×

【0225】表12は、表11に示した図1のコマンド *【0226】

・レジスタの構成内容を示す。

* 【表12】

コマンド・レジスタCR (8ビット×2本)

(パワー・オン時に予め、プログラムで命令をセットしておく)

8	7	6	5	4	3	2	1	CR2
8	7	6	5	4	3	2	1	CR1

【0227】表13は、図1のステイタス・レジスタの ※【0228】 構成内容を示す。 ※ 【表13】

33 ステイタス・レジスタSR (8ピット×2本)

SN3	SW 2	SM 1	H/S	MHI	SWI II	SW1 10	SM1 9	5R2
SHI 1	SMI 7	SM1 6	SMI 2	SNI 4	ZMJ 3	SHI 2	SM1 i	3R 1

SM3, SM2, SM1:システムの状態を示す

: マスター(主)とスレーブ (従) のスイッチ・フラッグ

MMI (SKキー入力) : Non Waskable laterrupt (マスクできない割込)

SMI j ~SMI | : System Management Interrupt (システム管理による割込)

【0229】表14は、表13に示した状態を表すSM *【0230】

3,SM2,及びSM1の具体的な内容を示す。

【表14】

SM3	\$M2	SM 1	各デバイスの状態
. 0	0	0	イニシャライズ状態
0	0	1	待機状態
0	1	0	待避状態
0	1	1	実行状態
1	0	0	
1	0	1	**** /********
1	1	0	未定義(定義可能)
1	1	1	

【0231】表15は、表13に示したSM 1~SM11のス ※【0232】 イッチ・ロジックを示す。 【表15】 ×

´ 	
種類	PRとPI/Oのスイッチ・ロジック
SMI 1	V D C Ø SM I
SMI 2	FMCの\$MI
SMI 3	SI/O (II) OSNI
SMI 4	DMA COSNI
smi 2	INT COSNI
SWI 6	CTCOSNI
SM1 _y	RTCOSNI
SM1 8	P [/OØSH]
SMI g	S I /O (1) ØSHI
.SMI 10	K B COSNI
SWI 11	C P UØ\$HI

の構成内容を示す。

[0234]

【表16】 コントロール・レジスタCLR (8ピット×2本)

【0233】表16は、図1のコントロール・レジスタ *【0235】また、表17及び表18は、コントロール ・レジスタのクロック・ダウン値及びタイム・アウト値

30 をそれぞれ示す。

[0236]

【表17】

8	7	6	5	4	3	2	1	CLR2 (クロック・ダウン値)
8	7	6	5	4	3	2	1	CLR1 (タイム・アウト値)

それぞれの値は、プログラムでセットする。

	クロック・ダウン値
CLR2の1ピット目がセット	1/4倍
CLR2の2ピット目がセット	1/8倍
CLR2の3ピット目がセット	1/12倍
CLR2の4ビット目がセット	1/16倍
CLR2の5ピット目がセット	1/29倍
CLR2の6ピット目がセット	スピード・ダウン
CLR2の7ピット目がセット。	スピード・フル
CLR2の8ピット目がセット	クロック・ストップ

[0237]

20【表18】

	タイム・アウト値
CLR1の1ピット目がセット	4倍
CLR1の2ピット目がセット	8倍
CLR1の3ビット目がセット	12倍
CLR1の4ビット目がセット	16倍
CLR1の5ピット目がセット	20倍
CLR1の6ピット目がセット	24倍
CLR1の7ピット目がセット	28倍
CLR1の8ビット目がセット	32倍

【0238】表19及び表20は、図1のデータ・レジ ※【0239】 スタの構成内容及び具体的な命令内容をそれぞれ示す。※ 【表19】

39

データ・レジスタDR (8ビット×2本)
(各ビットのフラッグのセットはプログラムで行い、
このデータをパワー・ゴントロールボートに出力する。)

<u> </u>	•	٠.	·-			<u></u>	·	
8.	7	6	5	4	3	2	1	DR2
8	7	6	5	4	3	2	1	DR1

[0240]

* *【表20】

	* * [3220]	
命令の名称	命令の説明	
VDCのパワー・コントロール	DR1の1ピット目	
PMCのパワー・コントロール	DR1の2ピット目	
S I / O (II) Ø	ļ	ļ
パワー・コントロール	DR1の3ピット目	
DMACのペワー・コントロール	DR1の4ピット目	
INTCのペワー・コントロール	DR1の5ピット目	各デバイスの パワーコントル
CTCのパワー・コントロール	DR1の6ピット目	
RTCのパワー・コントロール	DR1の7ピット目	
P 1/0のパワー・コントロール	DR1の8ピット目	
S [/0 (1) Ø	•	
パワー・コントロール	DR2の1ビット目	
KBCのパワー・コントロール	DR2の2ピット目	
CPUのパワー・コントロール	DR2の3ピット目	
ディスプレイ・パワー・オフ	DR2の4ピット目	
パックライト・パワー・オフ	DR2の5ピット目	
パワー・オフ	DR2の8ピット目	ール定義可能な フラッグ
パワー・オン	DR2の7ピット目	
ディスプレイ/パックライト		
パワー・オン	DR2の8ピット目	

【0241】表11~表20は、多様なパワー・マネージメント命令がある中でその一例であり、また各レジスタの構成内容も多様である中での一例である。

【0242】次に、上記表11~表20、及び図20~ 図22のフローチャートをそれぞれ参照して、図1に示すPI/Oの個別制御部PRのパワー・マネージメントの動作がシステムアプリケーションによって種々ある中で、その一例を説明する。

【0243】まず、図9に示す並列入出力コントローラ※50 を表す)にセットして(ステップS2)、PI/Oの個

※(PI/O)を構成しているコマンド・レジスタ、第1 ポート〜第4ポート、第1グループ・コントロール、及 び第2グループ・コントロールをそれぞれ初期化(イニシャライズ)して(ステップS1)、図1のPI/Oの 個別制御部PRを構成しているコマンド・レジスタCRをF306にセットすると共に、ステイタス・レジスタ SR、コントロール・レジスタCLR、及びデータ・レジスタDRをそれぞれ0000(各数値はhexiadecimal

別制御部PRをイニシャライズ状態に設定し(ステップ S3)、イニシャライズが終了したか否かを判定し(ス テップS4)、上記ステップS4でイニシャライズが終 了していない (NO) と判定された場合には、スペシャ ル・キー(SKキー)の割込があったか否かを判定し (ステップS5)、上記ステップS5でSKキーの割込 がない(NO)と判定された場合には、上記ステップS 3に戻ってSKキーの割込があるまでルーティンを繰り 返して実行し、上記ステップS5でSKキーの割込があ った (YES) と判定された場合には、"マスクできな 10 い割込" (Non-Maskable Interrupt, 以下、NM I と称 する)を1にセットすると共に、マスター/スレーブの フラッグ(以下、M/Sと称する)も同時に1にセット し(ステップS6)、システムの状態を表すSM3を 0. SM2を1, 及びSM1を0にそれぞれセットして (ステップS7)、"待避状態"(表14参照)を形成 し (ステップS8)、処理1を実行する (ステップS 9).

【0244】ここで、図23を参照して、処理1の内容を説明する。

【0245】図23に示すように、処理1では、コマンド・レジスタCR2の2番目のビットCR2(2)が1であるか否か(即ちクロックをコントロールするか否か)を判定し(ステップS91)、上記ステップS91でコマンド・レジスタCR2(2)が1である(YES)(即ちクロックをコントロールする)と判定された場合には、コントロール・レジスタCLR2の2番目のビットCLR2(2)を1にセットして(ステップS92)、クロック・ダウン値を1/8倍(表17参照)にセットして処理を終了する(ステップS93)。また、上記ステップS91でコマンド・レジスタCR2(2)が1でない(NO)と判定された場合には、処理を終了する。

【0246】図20に戻って、処理1を終了したならは、再びSKキーの割込があったか否かを判定し(ステップS10)、上記ステップS10でSKキーの割込がない(NO)と判定された場合には、上記ステップS8 ・レジの"待避状態"に戻り、上記ステップS10でSKキーの割込があった(YES)と判定された場合には、NM I及びM/Sをそれぞれ0にリセットし(ステップS1 40 2)。 1)、SM3、SM2、及びSM1を0に、コントロール・レジスタCLRを0000にそれぞれリセットしては、再(ステップS12)、上記ステップS3に戻る。 ップS

【0247】続いて、図20及び図21に示すように、 上記ステップS4でイニシャライズが終了した(YE S)と判定された場合には、SM3を0、SM2を0、 SM1を1にそれぞれセットして(ステップS13)、 "待機状態"が形成され(ステップS14)、SKキー の割込があったか否かを判定し(ステップS15)、上 記ステップS15でSKキーの割込があった(YES) と判定された場合には、NMIを1にセットすると共に、M/Sも同時に1にセットし(ステップS16)、SM3を0, SM2を1, 及びSM1を0にそれぞれセットして(ステップS17)、"待避状態"(表14参照)を形成し(ステップS18)、処理2を実行する

42

【0248】ここで、図24を参照して、処理2の内容を説明する。

(ステップS19)。

【0249】図24に示すように、処理2では、コマンド・レジスタCR2の6番目のビットCR2(6)が1であるか否か(即ち、パワーをオフするか否か)を判定し(ステップS191でコマンド・レジスタCR2(6)が1である(YES)(即ちパワーをオフする)と判定された場合には、データ・レジスタDR2の4番目のビットDR2(4)を1にセットし(ステップS192)、ディスプレイ・パワーをオフ(表20参照)して(ステップS193)、データ・レジスタDR2の5番目のビットDR2(5)を1にセットし(ステップS194)、バック・ライトをオフ(表20参照)する(ステップS195)。

【0250】続いて、コマンド・レジスタCR2の5番目のビットCR2(5)が1であるか否か(即ち、DCバイアス・モードか否か)を判定し(ステップS196)、上記ステップS196でコマンド・レジスタCR2(5)が1である(YES)(即ちDCバイアス・モードである)と判定された場合には、データ・レジスタDRを1FFFにセットし(ステップS197)、データ・レジスタDRの内容を第1ポートに出力して(ステップS198)、DCバイアス・モードを形成する(ス30 テップS199)。

【0251】更に、コマンド・レジスタCR2の2番目のビットCR2(2)が1であるか否か(即ち、クロック・コントロールか否か)を判定し(ステップS1910)、上記ステップS1910でコマンド・レジスタCR2(2)が1である(YES)(即ちクロック・コントロールである)と判定された場合には、コントロール・レジスタCLR2の8番目のビットCLR2(8)を1にセットし(ステップS1911)、クロック・ストップ(表17参照)を形成する(ステップS1912)

【0252】図21に戻って、処理2を終了したならば、再びSKキーの割込があったか否かを判定し(ステップS20)、上記ステップS20でSKキーの割込があった(YES)と判定された場合には、NMI及びM/Sをそれぞれ0にリセットし(ステップS21)、SM3及びSM2を0に、SM1を1に、コントロール・レジスタCLRを0000に、データ・レジスタDRを0000にそれぞれリセットして(ステップS22)、データ・レジスタDRの内容を第1ボートに出力して50(ステップS23)、上記ステップS14に戻る。

【0253】また、上記ステップS20でSKキーの割 込がない(NO)と判定された場合には、コマンド・レ ジスタCR1の1番目のビットCR1(1)が1である か否か(即ち、パワー・オンか否か)を判定し(ステッ プS24)、上記ステップS24でCR1(1)が1で ない (NO) と判定された場合には、上記ステップS1 8に戻り、他方、上記ステップS24でCR1(1)が 1である(YES)と判定された場合には、データ・レ ジスタDR2の8番目のビットDR2(8)を1にセッ トし (ステップS25)、ディスプレイ/バックライト 10 をオンにして (ステップS26)、上記ステップS18 に戻る。

【0254】上記ステップS15でSKキーの割込がな い(NO)と判定された場合には、処理3を実行する (ステップS27)。

【0255】ここで、図25を参照して、処理3を説明 する.

【0256】図25に示すように、処理3では、M/S を1にセットし(ステップS271)、"システム管理 による割込"(System Management Interrupt (以下、 SMIと称する))のSMI1が1であるか否かを判定 し(ステップS272)、上記ステップS272でSM I1 が1である (YES) と判定された場合には、デー タ・レジスタDR1の1番目のビットDR1(1)を1 にセット (即ち、VDCのパワー・コントロールをオ ン) し (ステップS273)、上記ステップS272で SMI1が1でない(NO)と判定された場合には、D R1(1)を0にセットする(ステップS274)。 【0257】続いて、SMI2が1であるか否かを判定 し (ステップS275)、上記ステップS275でSM 30 I2 が1である (YES) と判定された場合には、デー タ・レジスタDR1の2番目のビットDR1(2)を1 にセット(即ち、FMCのパワー・コントロールをオ ン) し (ステップS276)、上記ステップS275で SMI2が1でない(NO)と判定された場合には、D R1(2) & 0 にセットする (ステップS277)。

【0258】以下、SMI3 が1であるか否かを判定し (ステップS278)、上記ステップS278でSMI 3 が1 である (YES) と判定された場合には、データ セット(即ち、SI/O(II)のパワー・コントロール をオン) し (ステップS279)、上記ステップS27 8でSM I3 が1でない (NO) と判定された場合に は、DR1(3)を0にセットする(ステップS271 0).

【0259】同様に、SMI4が1であるか否かを判定 し(ステップS2711)、上記ステップS2711で SMI4が1である(YES)と判定された場合には、 データ・レジスタDR1の4番目のピットDR1 (4) を1にセット (即ち、DMACのパワー・コントロール 50 1にセット (即ち、CPUのパワー・コントロールをオ

をオン)し(ステップS2712)、上記ステップS2 711でSMI4が1でない(NO)と判定された場合 には、DR1(4)を0にセットする(ステップS27 13).

44

【0260】SMI5が1であるか否かを判定し(ステ ップS2714)、上記ステップS2714でSM I5 が1である(YES)と判定された場合には、データ・ レジスタDR1の5番目のビットDR1(5)を1にセ ット (即ち、INTCのパワー・コントロールをオン) し(ステップS2715)、上記ステップS2714で SMI5 が1でない (NO) と判定された場合には、D 【0261】 SM I6 が1であるか否かを判定し (ステ ップS2717)、上記ステップS2717でSMI6 が1である(YES)と判定された場合には、データ・ レジスタDR1の6番目のビットDR1(6)を1にセ ット (即ち、CTCのパワー・コントロールをオン) し (ステップS2718)、上記ステップS2717でS MI6 が1でない (NO) と判定された場合には、DR 20 1 (6) を0にセットする (ステップS2719)。 【0262】SMI7が1であるか否かを判定し(ステ ップS2720)、上記ステップS2720でSMI7 が1である (YES) と判定された場合には、データ・ レジスタDR1の7番目のビットDR1(7)を1にセ ット (即ち、RTCのパワー・コントロールをオン) し (ステップS2721)、上記ステップS2720でS MI7 が1でない (NO) と判定された場合には、DR 1 (7) を0にセットする (ステップS2722)。 【0263】同様に、SMI9が1であるか否かを判定 し (ステップS2723)、上記ステップS2723で SMI9 が1である (YES) と判定された場合には、

データ・レジスタDR2の1番目のビットDR2(1) を1にセット(即ち、SI/O(I)のパワー・コント ロールをオン) し (ステップS2724)、上記ステッ プS2723でSM I9 が1でない (NO) と判定され た場合には、DR2(1)を0にセットする (ステップ S2725).

【0264】SMI10が1であるか否かを判定し(ステ ップS2726)、上記ステップS2726でSMI10 ・レジスタDR1の3番目のビットDR1(3)を1に 40 が1である(YES)と判定された場合には、データ・ レジスタDR2の2番目のビットDR2(2)を1にセ ット (即ち、KBCのパワー・コントロールをオン) し (ステップS2727)、上記ステップS2726でS M I 10が1 でない (NO) と判定された場合には、DR 2(2)を0にセットする(ステップS2728)。 【0265】更に、SMI11が1であるか否かを判定し (ステップS2729)、上記ステップS2729でS MI11が1である (YES) と判定された場合には、デ ータ·レジスタDR2の3番目のビットDR2(3)を

ン) し (ステップS2730)、上記ステップS272 9でSM I 11が1でない(NO)と判定された場合に は、DR2(3)を0にセットする(ステップS273 1)。これらデータ・レジスタDRの内容をPI/Oの 第1ポートに出力して (ステップS2732)、DCバ イアス・モードを設定する(ステップS2733)。即 ち、処理3では、SMIの要求があったデバイスのパワ ーをコントロールする。

【0266】図21に戻って、処理3を終了したなら 8)、上記ステップS28で実行イベントがない(N O) と判定された場合には、コマンド・レジスタCR2 の1番目のビットCR2(1)が1であるか否かを更に 判定し (ステップS29)、上記ステップS29でCR 2(1)が1でない(NO)と判定された場合には、上 記ステップS14に戻る。また、図21及び図22に示 すように、上記ステップS29でCR2(1)が1であ る(YES)と判定された場合には、コントロール・レ ジスタCLR2の3番目のビットCLR2(3)を1に セットして(ステップS30)、クロック・ダウン値を 20 1/12倍に設定する(ステップS31)。

【0267】他方、上記ステップS28で実行イベント がある(YES)と判定された場合には、ステイタス・ レジスタSR、コントロール・レジスタCLR、及びデ ータ・レジスタDRをそれぞれ0000にセットすると 同時に、M/SをOにセットし(ステップS32)、デ ータ・レジスタDRの内容を第1ポートに出力し(ステ ップS33)、SM3を0に、SM2を1に、SM1を 1にそれぞれセットし (ステップS34)、実行状態を 形成し (ステップ S 3 5)、プリント命令があるか否か 30 を判定し(ステップS36)、上記ステップS36でプ リント命令がない(NO)と判定された場合には、SK キーの割込があるか否かを判定し(ステップS37)、 上記ステップS37でSKキーの割込がある(YES) と判定された場合には、NM I 及びM/Sをそれぞれ1 にセットし (ステップS38)、SM3を0に、SM2 を1に、そしてSM1を0にセットして (ステップS3 9)、待避状態を形成して(ステップS40)、処理4 を実行する(ステップS41)。

【0269】図26の処理4では、コマンド・レジスタ CR2の7番目のビットCR2(7)が1であるか否か を判定し(ステップS411)、上記ステップS411 でCR2(7)が1である(YES)と判定された場合 には、データ・レジスタDR2の4番目のビットDR2 (4) を1にセットし (ステップS412)、ディスプ レのパワーをオフに設定し(ステップS413)、コマ ンド・レジスタCR2の8番目のビットCR2(8)が

46 テップS414でCR2(8)が1である(YES)と 判定された場合には、データ・レジスタDR2の5番目 のビットDR2(5)を1にセットし(ステップS41 5)、バック・ライトのパワーをオフに設定し(ステッ プS416)、コマンド・レジスタCR2の5番目のビ ットCR2 (5) が1 であるか否かを判定し (ステップ S417)、上記ステップS417でCR2(5)が1 である(YES)と判定された場合には、データ・レジ スタDRを1FFFにセットし (ステップS418) 、 ば、実行イベントがあるか否かを判定し(ステップS2 10 データ・レジスタDRの内容を第1ポートに出力し(ス テップS419)、DCバイアス・モードに設定し(ス テップS4110)、コマンド・レジスタCR2の1番 目のビットCR2(1)が1であるか否かを判定し(ス テップS4111)、上記ステップS4111でCR2 (1) が1である (YES) と判定された場合には、コ

ントロール・レジスタCLR2の2番目のビットCLR 2(2)を1にセットして(ステップS4112)、ク ロック・ダウン値を1/8倍に設定する(ステップS4 113). 【0270】図22に戻って、処理4を実行したなら

ば、再びSKキーの割込があったか否かを判定し(ステ ップS42)、上記ステップS42でSKキーの割込が あった(YES)と判定された場合には、NMI及びM /Sをそれぞれ0にリセットし(ステップS43)、コ ントロール・レジスタCLRを0000に、データ・レ ジスタDRを0000にそれぞれリセットして(ステッ プS44)、上記ステップS33に戻る。また、上記ス テップS42でSKキーの割込がない(NO)と判定さ れた場合には、上記ステップS40に戻る。

【0271】上記ステップS37で、SKキーの割込が ない (NO) と判定された場合には、処理5を実行する (ステップS45)。

【0272】ここで、図27を参照して、処理5を説明 する。

【0273】図27の処理5では、M/Sを1にセット し (ステップS451)、SMI1が1であるか否かを 判定し (ステップS452)、上記ステップS452で SMI1が1である(YES)と判定された場合には、 データ・レジスタDR1の1番目のビットDR1(1) 【0268】ここで、図26を参照して、処理4を説明 40 を1にセット (即ち、VDCのパワー・コントロールを オン) し(ステップS453)、上記ステップS452 でSM I1 が1でない (NO) と判定された場合には、 DR1(1) ≥ 0 (27) ≥ 0 (27) ≥ 0 ≤ 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 < 0 【0274】SMI2が1であるか否かを判定し(ステ ップS455)、上記ステップS455でSMI2が1 である(YES)と判定された場合には、データ・レジ スタDR1の2番目のピットDR1(2)を1にセット (即ち、FMCのパワー・コントロールをオン)し (ス テップS456)、上記ステップS455でSMI2が 1であるか否かを判定し(ステップS414)、上記ス 50 1でない(NO)と判定された場合には、DR1(2)

を0にセットする(ステップS457)。

【0275】SM I3 が1であるか否かを判定し(ステ ップS458)、上記ステップS458でSM I3 が1 である(YES)と判定された場合には、データ・レジ スタDR1の3番目のビットDR1(3)を1にセット (即ち、SI/O(II)のパワー・コントロールをオ ン) し (ステップS459)、上記ステップS458で SMI3 が1でない(NO)と判定された場合には、D R1(3) $\epsilon 0$ ϵ 【0276】同様に、SMI4が1であるか否かを判定 10 し (ステップS4511)、上記ステップS4511で SMI4が1である(YES)と判定された場合には、 データ・レジスタDR1の4番目のビットDR1(4) を1にセット (即ち、DMACのパワー・コントロール をオン) し (ステップS4512)、上記ステップS4 511でSMI4が1でない(NO)と判定された場合 には、DR1(4)を0にセットする(ステップS45 13).

【0277】SM I5 が1であるか否かを判定し(ステ ップS4514)、上記ステップS4514でSM I5 が1である (YES) と判定された場合には、データ・ レジスタDR1の5番目のビットDR1(5)を1にセ ット (即ち、INTCのパワー・コントロールをオン) し (ステップS4515)、上記ステップS4514で SMI5 が1でない (NO) と判定された場合には、D $R1(5) \geq 0 = (27 + 16) = (27$ 【0278】 SM I6 が1であるか否かを判定し(ステ ップS4517)、上記ステップS4517でSMI6 が1である (YES) と判定された場合には、データ・ レジスタDR1の6番目のピットDR1(6)を1にセ 30 ット (即ち、CTCのパワー・コントロールをオン) し (ステップS4518)、上記ステップS4517でS MI6 が1でない (NO) と判定された場合には、DR 1(6)を0にセットする(ステップS4519)。 【0279】 SM I7 が1であるか否かを判定し(ステ ップS4520)、上記ステップS4520でSM I7 が1である (YES) と判定された場合には、データ・ レジスタDR1の7番目のビットDR1(7)を1にセ ット (即ち、RTCのパワー・コントロールをオン) し (ステップS4521)、上記ステップS4520でS MI7 が1でない (NO) と判定された場合には、DR 1(7)を0にセットする(ステップS4522)。 【0280】続いて、SMI9が1であるか否かを判定 し(ステップS4523)、上記ステップS4523で SMI9が1である(YES)と判定された場合には、 データ・レジスタDR2の1番目のビットDR2(1) を1にセット(即ち、SI/O(I)のパワー・コント ロールをオン) し (ステップS4524)、上記ステッ プS4523でSMI9が1でない(NO)と判定され た場合には、DR2(1)を0にセットする(ステップ 50 SR, コントロール・レジスタCLR, データ・レジス

S4525).

【0281】SMI10が1であるか否かを判定し(ステ ップS4526)、上記ステップS4526でSMI10 が1である(YES)と判定された場合には、データ・ レジスタDR2の2番目のビットDR2(2)を1にセ ット(即ち、KBCのパワー・コントロールをオン)し (ステップS4527)、上記ステップS4526でS MI10が1でない (NO) と判定された場合には、DR 2(2)を0にセットする(ステップS4528)。 【0282】同様に、SMI11が1であるか否かを判定 し(ステップS4529)、上記ステップS4529で SMI11が1である(YES)と判定された場合には、 データ・レジスタDR2の3番目のピットDR2(3) を1にセット (即ち、CPUのパワー・コントロールを オン) し (ステップS4530)、上記ステップS45 29でSM I 11が1でない(NO)と判定された場合に は、DR2(3)を0にセットする(ステップS453 1) 。これらデータ・レジスタDRの内容をPI/Oの 第1ポートに出力して (ステップS4532)、DCバ イアス・モードを設定し (ステップS4533)、コマ ンド・レジスタCR1の2番目のピットCR1(2)が 1であるか否かを判定し(ステップS4534)、上記 ステップS4534でCR1(2)が1である(YE S) と判定された場合には、コントロール・レジスタC LR2の6番目のビットCLR2(6)を1にセットし (ステップS4535)、クロック・ダウン値をスピー ド・ダウンに設定する(ステップS4536)。 【0283】図22に戻って、上記ステップS36でプ リント命令がある(YES)と判定された場合には、コ マンド・レジスタCR1の3番目のビットCR1(3) が1であるか否かを判定し(ステップS46)、上記ス テップS46でCR1 (3)が1でない (NO)と判定 された場合には、後述するステップS49に進む。ま た、上記ステップS46でCR1(3)が1である(Y ES)と判定された場合には、コントロール・レジスタ CLR2の7番目のビットCLR2(7)を1にセット して (ステップS47)、クロック・ダウン値をスピー ド・フルに設定し (ステップS48)、M/Sを0に設 定し (ステップS49)、プリントを出力し (ステップ S50)、SKキーの割込があったか否かを判定し(ス テップS51)、上記ステップS51でSKキーの割込 があった(YES)と判定された場合には、上記ステッ プS38に戻り、上記ステップS42でSKキーの割込 がない(NO)と判定された場合には、上述した処理N o.3を処理し(ステップS52)、実行終了か否かを判 定し(ステップS53)、上記ステップS53で実行が 終了していない (NO) の場合には上記ステップS35 に戻り、上記ステップS53で実行が終了しいる(YE S) の場合には、M/SをOに、ステイタス・レジスタ

タDRを0000にそれぞれリセットし (ステップS5 4)、データ・レジスタDRの内容を第1ポートに出力 し(ステップS55)、SM3を0に、SM2を0に、 SM1を1にそれぞれリセットして(ステップS5 6)、上述したステップS14に戻る。

【0284】図28は、図7の第1実施例と図18の第 2実施例を組合わせた構成を示しており、各構成部分や 動作は第1実施例及び第2実施例にそれぞれ対応してい るので説明を省略する。

【0285】図29は、本発明のパワー・コントロール 10 の第4実施例の構成を示すブロック図である。

【0286】図29の実施例は、CPUや各入出力(I /O) コントローラに個別制御部PRを持たないで、外 部に設けられた通常よく知られているマイクロコンピュ ータを用いて、電源コントロールやクロック周波数を制 御(コントロール)してパワー・コントロールする構成

【0287】図29の構成は、図7及び図28の構成と 類似しているが、パワー・コントロールの部分がマイク ロコンピュータで構成されている。

【0288】マイクロコンピュータ・ユニット (MC U) には、リード・オンリー・メモリ(ROM)、ラン ダム・アクセス・メモリ (RAM) 、算術論理演算装置 (ALU)、レジスタRE、I/Oポートが内蔵されて

【0289】この実施例では、PI/Oの第1ポートか らのパワー・コントロール入力信号があることをマイク ロコンピュータのROMに記憶されているプログラム命 令によってマイクロコンピュータが検出すれば、レジス や各 I / Oコントローラのパワー・コントロール・ビッ トを設定(セット)して、このデータ・レジスタの内容 をマイクロコンピュータのI/Oボートに出力して、そ れぞれの電源を制御するように構成されている。

【0290】また、クロック周波数のコントロールに は、マイクロコンピュータのI/Oボートから出力され るクロック・コントロール信号によって行われるが、図 29に示すように、2つの出力信号を用いるときは、4 段階のクロック周波数を設定することが可能である。例 えばクロック・コントロール信号(cc2, cc1)が (0, 0)のときには16MHz、(0, 1)のときに は8MHz、(1,0)のときには4MHz、(1, 1)のときにはこ2MHzのように設定できる。

【0291】クロック周波数のコントロールは、電源コ ントロールと同じようにPI/Oからの入力信号をマイ クロコンピュータが検出して行なわれる。

【0292】マイクロコンピュータのROMに記憶され たプログラム命令によって入力信号を検出する方法は、 よく知られた方法であり、また、クロック・コントロー

50 てクロック周波数をコントロールする回路は、通常の方 法で実現できるので特に図示しない。

【0293】マイクロコンピュータに供給される電源 は、システムの動作中において常にPI/Oからの入力 信号を監視(WATCH)していなければならないの で、電源の電圧Vccが供給される。

【0294】図30は、本発明のパワー・コントロール の第5実施例の構成を示すブロック図である。

【0295】図30の構成は、図29に示す構成と類似 しているが、電力コントロール回路PCCの構成が異な る。図30の構成では、CPUや各I/Oコントローラ に個別制御部PRを持たないで、マイクロコンピュータ を外部に設けて電源コントロールやクロック周波数をコ ントロールして、パワーコントロールするように構成さ れている。

【0296】この実施例では、PI/Oの第1ポートか らのパワー・コントロール入力信号があることをマイク ロコンピュータのROMに記憶されているプログラム命 令によってマイクロコンピュータが検出すれば、レジス 20 夕REの中で割り付けられたデータ・レジスタにCPU や各 I /Oコントローラのパワー・コントロール・ビッ トを設定(セット)して、このデータ・レジスタの内容 をマイクロコンピュータの I / Oポートに出力して、シ ステムの電源を制御するように構成されている。

【0297】即ち、図30の構成では、CPUや各I/ Oコントローラを個々に制御しないで、主にシステムの 動作時、非動作時に応じてパワー・コントロールする。 【0298】クロック周波数のコントロールは図29の 場合と同様に、マイクロコンピュータのI/Oポートか タREの中で割り付けられたデータ・レジスタにCPU 30 ら出力されるクロック・コントロール信号によって行わ れて、2つの出力信号を用いるときは、4段階のクロッ ク周波数を設定することが可能である。例えばクロック ·コントロール信号(cc2, cc1)が(0,0)のと きには16MHz、(0,1)のときには8MHz、 (1, 0) のときには4MHz、(1, 1) のときには こ2MHzのように設定できる。

> 【0299】クロック周波数のコントロールは、電源コ ントロールと同じようにPI/Oからの入力信号をマイ クロコンピュータが検出して行なわれる。

【0300】マイクロコンピュータのROMに記憶され たプログラム命令によって入力信号を検出する方法は、 よく知られた方法であり、また、クロック・コントロー ル信号cc2やクロック・コントロール信号cc1によっ てクロック周波数をコントロールする回路は、通常の方 法で実現できるので特に図示しない。

【0301】マイクロコンピュータに供給される電源 は、システムの動作中において常にPI/Oからの入力 信号を監視(WATCH)していなければならないの で、電源の電圧Vccが供給される。

ル信号cczやクロック・コントロール信号cciによっ 50 【0302】上述した図29や図30に示す構成におい

て、システム・アプリケーションによっては、CPUや 各I/Oコントローラの個々の電源を制御する方法と、 個々の電源を制御しないでまとめて共通電源にして制御 する方法を組み合わせて、単一のマイクロコンピュータ によってパワーコントロールすることも可能である。

【0303】図31は、本発明のパワー・コントロール の第6実施例の構成を示すブロック図である。

【0304】図31は、図7に示す構成と類似している が、CPU、PI/O、SI/O, . . . , FMC, V DCのそれぞれが個別制御部PRを備えている場合の構 10 成を示す。

【0305】図31の構成による動作は、図7の構成に よる動作と多少異なるが、CPU等がそれぞれ個別制御 部PRを持っている図3の構成による動作と同様なの で、ここでは説明を省略する。

【0306】なお、表17のクロック・ダウン値や表1 8のタイム・アウト値を設定する制御回路は、知られて いる方法で実現できるので特に図示していない。また、 表20に示されるパワー・コントロール定義可能なフラ ッグによるパワー・コントロールの制御回路も容易に実 20 たときの電源の動作を示す説明図。 現できるので、図示していない。

【0307】第1実施例では、PI/OのSMI8 を検 出する例を示していないが、第2実施例のように、CP UやI/Oコントローラ自体でパワー・コントロールす る制御では、PI/Oの個別制御部PRがSMI8を検 出して、PI/OのDCバイアス・モードを設定する。 [0308]

【発明の効果】第1発明のデジタル電子機器用電力制御 装置は、符合化された電力マネージメント命令を復号し て記憶すると共に復号された電力マネージメント命令に 30 基づいて制御信号を出力する制御手段を備えているの で、効率よくデジタル電子機器の電力を制御できる。

【0309】第2発明のデジタル電子機器用電力制御装 置を備えた処理装置は、電源を所定のモードに設定して 設定されたモードに基づいて入出力を制御して消費電力 を低減するので、効率よく処理装置毎に個々に電力を制 御できる。

【0310】第3発明のデジタル電子機器用電力管理シ ステムは、処理装置の複数の電力を所定の方法により制 御してシステム全体の消費電力を低減するので、システ 40 ムの電力を個々に制御して、自由度が高いデジタル電子 機器用電力管理システムを構成でき、その結果、各構成 部分で極めて細かくパワーマネージメントを行ってシス テム全体の消費電力を大きく低減できる。

【0311】本発明の処理装置は、外部に設けられたマ イクロ・コンピュータにより電源またはクロック周波数 を制御して電力消費を低減させるので、効率よく処理装 置毎に個々に電力を制御できる。

【0312】本発明のデジタル電子機器用電力管理シス テムは、デジタル電子機器用電力制御装置が複数のプロ 50 グラム命令を有しており、デジタル電子機器用電力制御 装置がシステムを構成する中央処理装置及び各種入出力 コントローラの全てまたは一部に備えられており、デジ

タル電子機器用電力制御装置の複数のプログラム命令に 基づいて中央処理装置及び各種入出力コントローラの電 力制御を行ってシステムの電力消費を低減するので、シ ステムの電力を個々に制御して、自由度が高いデジタル 電子機器用電力管理システムを構成でき、その結果、各 構成部分で極めて細かくパワーマネージメントを行って

52

【図面の簡単な説明】

【図1】本発明のデジタル電子機器用電力管理装置の一 実施例である個別制御部の構成を示すブロック図であ る。

システム全体の消費電力を大きく低減できる。

【図2】図1の個別制御部の動作を説明するためのフロ ーチャートである。

【図3】図1の個別制御部を備えたシステムの一構成例 を示すブロック図である。

【図4】電源がフルーパワー及びDCバイアスに変化し

【図5】図3のシステムの状態図である。

【図6】電源コントロール回路の一構成例を示すブロッ ク図である。

【図7】図6の電源コントロール回路を用いたシステム の一構成例を示すプロック図である。

【図8】図7のCPU部分の一構成例を示す説明図であ

【図9】図1の個別制御部を有する並列入出力コントロ -ラの一構成例を示すブロック図である。

【図10】図9のコントローラに対応する個別制御部の レジスタの一構成例を示すブロック図である。

【図11】図9及び図10の並列入出力コントローラの 状態図である。

【図12】図1の個別制御部を有する中央処理装置(C PU)の一構成例を示すブロック図である。

【図13】図12のCPUに対応する個別制御部のレジ スタの一構成例を示すブロック図である。

【図14】図12及び図13のCPUの状態図である。

【図15】図7に示されたパワー・コントロールのブロ ック図に対応したパワー制御の信号波形と制御信号A, Bによってスイッチングされる電源の動きを示すタイミ ング・チャートである。

【図16】本発明のパワー・コントロールの第2実施例 であり個別制御部自体でも電源をコントロールできる構 成を示す個別制御部のブロック図である。

【図17】図16の実施例の動作を説明するためのタイ ミング・チャートである。

【図18】個別制御部自体でパワー制御を行うときのシ ステムの一構成例を示すブロック図である。

【図19】図18のCPU部分の一構成例を示す説明図

である。

【図20】図1のPI/Oを構成する個別制御部の動作を説明するための第1のフローチャートである。

【図21】図1のPI/Oを構成する個別制御部の動作を説明するための第2のフローチャートである。

【図22】図1のPI/Oを構成する個別制御部の動作を説明するための第3のフローチャートである。

【図23】図20の処理1を説明するためのフローチャートである。

【図24】図21の処理2を説明するためのフローチャ 10 ートである。

【図25】図21と図22の処理3を説明するためのフローチャートである。

【図26】図22の処理4を説明するためのフローチャートである。

【図27】図22の処理5を説明するためのフローチャートである。

【図28】本発明のパワー・コントロールの第3実施例である第1実施例及び第2実施例を組合わせた構成を示すブロック図である。

54


【図29】本発明のパワー・コントロールの第4実施例 の構成を示すブロック図である。

【図30】本発明のパワー・コントロールの第5実施例の構成を示すブロック図である。

【図31】本発明のパワー・コントロールの第6実施例 の構成を示すブロック図である。

10 【符号の説明】

- 10 リードオンリメモリ (ROM)
- 11 プログラム記憶部
- 12 アドレスカウンタ
- 13 制御命令レジスタ
- 14 制御命令デコーダ
- 15 レジスタ・グループ



Ρ̈́R

FMC

ر21

「Cカード

ROM

or RAM

ر20

Main

demory

Kev

51/0


パワー・ライン

Ρ̈́R


ブータノアドレスノコントロールベス


ローカルバス 23


V DC (LCDC)





【図5】













| (図15) | (図15) | (個別) (本の範囲 (体別) (本の範囲 (体別) (本の範囲 (本別) (本別)


【図11】




【図12】




【図17】



【図14】



【図18】



【図23】

処理1,29-}

YES


1-- CLR2(2)

2042-527 1/8


エンド

S91 NO (マツーソステート・セーブ トPIのレジスター保持 PR名レジスター保持)


【図24】




【図20】





【図21】







【図25】









【図27】



【図29】



【図31】



【手続補正書】

【提出日】平成6年5月23日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】0222

【補正方法】変更

【補正内容】

【0222】図19に示すように、CPUや他のI/OコントローラにはBi-CMOSが含まれており、Bi-CMOSはPCCの各端子Ai、Biに接続されていると共に、CPUや他のI/Oコントローラに含まれている個別制御部PRに接続されている。図32は、図3に示されるシステムを図18に示すように個別制御部PR自体でパワー制御を行うようにしたものである。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0284

【補正方法】変更

【補正内容】

【0284】図28は、図7の第1実施例と図18の第2実施例を組合わせた構成を示しており、各構成部分や動作は第1実施例及び第2実施例にそれぞれ対応しているので説明を省略する。図33は、図3に示されるシステムを図28に示すように1部のコンポーネントを個別制御部PR自体でパワー制御をし、他の1部のコンポーネントをPI/Oのパワーコントロールポートでパワー制御を行うようにしたものである。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0305

【補正方法】変更

【補正内容】

【0305】図31の構成による動作は、図7の構成による動作と多少異なるが、CPU等がそれぞれ個別制御部PRを持っている図3の構成による動作と同様なので、ここでは説明を省略する。図34は、図3に示されるシステムを図31に示すようにパワーコントロールポートでパワー制御を行うようにしたものである。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】図32

【補正方法】追加

【補正内容】

【図32】個別制御部によって分散的にパワーマネージメントされるシステムのLSI化を示すブロック図である。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】図33

【補正方法】追加

【補正内容】

【図33】個別制御部によって分散的にパワーマネージメントされるシステムのLSI化を示す他のブロック図である。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】図34

【補正方法】追加

【補正内容】

【図34】個別制御部によって分散的にパワーマネージメントされるシステムのLSI化を示す他のブロック図である。

【手続補正7】

【補正対象書類名】図面


【補正対象項目名】図32

【補正方法】追加

【補正内容】

【図32】

32



【手続補正8】


【補正対象書類名】図面

【補正対象項目名】図33

【補正方法】追加


【補正内容】

【図33】



【補正内容】 【図34】

図 34



【手続補正9】 【補正対象書類名】図面 【補正対象項目名】図34 【補正方法】追加

フロントページの続き

(51) Int. Cl.⁵

識別配号

庁内整理番号 7165-5B

FΙ

G06F 1/00 332 Z

技術表示箇所